[發(fā)明專利]存儲(chǔ)器陣列、集成組合件、形成位線的方法以及形成集成組合件的方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202010186390.1
• 申請(qǐng)日: 2020-03-17
• 公開（公告）號(hào): CN112071839A
• 公開（公告）日: 2020-12-11
• 發(fā)明（設(shè)計(jì)）人: 祐川光成;竹谷博昭
• 申請(qǐng)（專利權(quán)）人: 美光科技公司
• 主分類號(hào): H01L27/108
• 分類號(hào): H01L27/108;H01L21/8242
• 代理公司: 北京律盟知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 王龍

本申請(qǐng)涉及一種存儲(chǔ)器陣列、集成組合件、形成位線的方法以及形成集成組合件的方法。一些實(shí)施例包含一種集成組合件，所述集成組合件具有通過(guò)中間空隙而彼此間隔開的位線。絕緣支撐物處于所述位線上方。導(dǎo)電板由所述絕緣支撐物支撐并且靠近所述位線以從所述位線排出過(guò)量電荷。一些實(shí)施例包含一種形成集成組合件的方法。將堆疊形成為具有處于位線材料上方的絕緣材料。將所述堆疊圖案化成沿著第一方向延伸的軌道。所述軌道包含作為位線的經(jīng)過(guò)圖案化的位線材料，并且包含作為所述位線上方的絕緣支撐物的經(jīng)過(guò)圖案化的絕緣材料。所述軌道沿著與所述第一方向正交的第二方向通過(guò)空隙彼此間隔開。在所述空隙內(nèi)形成犧牲材料。在所述絕緣支撐物和所述犧牲材料上方形成導(dǎo)電板。從所述導(dǎo)電板下方移除所述犧牲材料以重新形成所述空隙。

技術(shù)領(lǐng)域

提供了包括位線之間的空間并包括可操作地靠近位線的導(dǎo)電板的集成組合件以及形成集成組合件的方法。

背景技術(shù)

在現(xiàn)代計(jì)算架構(gòu)中利用存儲(chǔ)器來(lái)存儲(chǔ)數(shù)據(jù)。一種類型的存儲(chǔ)器是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)。與替代類型的存儲(chǔ)器相比，DRAM可以提供的優(yōu)點(diǎn)是結(jié)構(gòu)簡(jiǎn)單、成本低和速度快。

DRAM可以利用各自具有與一個(gè)晶體管組合的一個(gè)電容器的存儲(chǔ)器單元(所謂的1T-1C存儲(chǔ)器單元)，其中所述電容器與晶體管的源極/漏極區(qū)域耦合?？梢栽诰哂袛?shù)百、數(shù)千、數(shù)百萬(wàn)等存儲(chǔ)器單元的DRAM陣列中利用DRAM單元。存儲(chǔ)器陣列的晶體管具有與字線耦合的柵極。利用位線(即，數(shù)字線、感測(cè)線)與字線的組合來(lái)對(duì)存儲(chǔ)器陣列的存儲(chǔ)器單元進(jìn)行尋址。

常規(guī)DRAM陣列可能會(huì)遇到的問(wèn)題是相鄰位線之間的寄生電容。隨著位線的與提高的集成水平相關(guān)聯(lián)的更緊密堆積，寄生電容變得越來(lái)越成問(wèn)題。期望開發(fā)避免相鄰位線之間的寄生電容的布置，并開發(fā)制造此類布置的方法。

發(fā)明內(nèi)容

本公開的一些實(shí)施例提供了一種存儲(chǔ)器陣列，所述存儲(chǔ)器陣列包含：位線，所述位線通過(guò)中間空隙彼此間隔開；字線，所述字線與所述位線豎直偏移并且與所述位線交叉；以及存儲(chǔ)器單元，所述存儲(chǔ)器單元靠近所述字線與所述位線交叉的位置；所述存儲(chǔ)器單元中的每個(gè)存儲(chǔ)器單元通過(guò)字線和位線的組合唯一地尋址；所述存儲(chǔ)器單元中的每個(gè)存儲(chǔ)器單元的側(cè)外圍配合在4F²的區(qū)域內(nèi)。

本公開的一些實(shí)施例提供了一種集成組合件，所述集成組合件包含：位線，所述位線通過(guò)中間空隙彼此間隔開；絕緣支撐物，所述絕緣支撐物處于所述位線上方；以及導(dǎo)電板，所述導(dǎo)電板由所述絕緣支撐物支撐并且靠近所述位線以從所述位線排出過(guò)量電荷。

本公開的一些實(shí)施例提供了一種集成組合件，所述集成組合件包含一行豎直延伸的半導(dǎo)體柱；所述半導(dǎo)體柱中的每個(gè)半導(dǎo)體柱包括晶體管溝道區(qū)域，所述晶體管溝道區(qū)域豎直安置在第一源極/漏極區(qū)域與第二源極/漏極區(qū)域之間；字線，所述字線沿著所述行豎直延伸的半導(dǎo)體柱延伸，并且鄰近于所述半導(dǎo)體柱的所述晶體管溝道區(qū)域；所述字線具有第一側(cè)表面和相對(duì)的第二側(cè)表面；所述半導(dǎo)體柱被細(xì)分為沿著所述第一側(cè)表面的第一組和沿著所述第二側(cè)表面的第二組；所述第一組的所述半導(dǎo)體柱沿著所述行與所述第二組的所述半導(dǎo)體柱交替；柵極介電材料，所述柵極介電材料處于所述第一側(cè)表面與所述第一組的所述半導(dǎo)體柱的所述晶體管溝道區(qū)域之間，并且處于所述第二側(cè)表面與所述第二組的所述半導(dǎo)體柱的所述晶體管溝道區(qū)域之間；導(dǎo)電屏蔽材料，所述導(dǎo)電屏蔽材料處于所述第一組的所述半導(dǎo)體柱之間，并且處于所述第二組的所述半導(dǎo)體柱之間；位線，所述位線與所述第一源極/漏極區(qū)域耦合，所述位線通過(guò)空隙彼此間隔開并且可操作地靠近導(dǎo)電板，所述導(dǎo)電板被配置成從所述位線排出過(guò)量電荷；以及存儲(chǔ)元件，所述存儲(chǔ)元件與所述第二源極/漏極區(qū)域耦合。