[發(fā)明專利]玻璃層疊襯底上的EMIB貼片

在審

• 申請?zhí)枺?/td>: 202010184297.7
• 申請日: 2020-03-16
• 公開（公告）號: CN111710656A
• 公開（公告）日: 2020-09-25
• 發(fā)明（設計）人: R·贊克曼;R·梅
• 申請（專利權(quán)）人: 英特爾公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/538;H01L21/48;H01L21/768
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 林金朝

玻璃層疊襯底上的EMIB貼片。本文公開的實施例包括用于PoINT架構(gòu)的電子封裝。特別地，實施例包括電子封裝，其包括用以將翹曲最小化的增強襯底。在實施例中，一種電子封裝，包括：增強襯底；多個穿襯底過孔，穿過增強襯底；電介質(zhì)襯底，在增強襯底上方；腔體，進入到電介質(zhì)襯底中；以及部件，在腔體中。

技術(shù)領(lǐng)域

本公開內(nèi)容的實施例涉及電子封裝，具體而言，涉及具有在增強襯底上方的嵌入式多管芯互連電橋(EMIB)貼片的電子封裝以及形成這種電子封裝的方法。

背景技術(shù)

由于有機層疊(laminate)襯底的收縮和局部翹曲，具有許多嵌入式電橋(例如，嵌入式多管芯互連電橋(EMIB))的大封裝具有挑戰(zhàn)性。這使得組裝中介層上貼片(PoINT)封裝即使不是不可能也很難制造。

PoINT封裝是安裝在較大的低密度有機層疊襯底上的多層高密度層疊封裝表面。高密度層疊封裝和低密度有機層疊襯底之間的連接利用400μm的間距和低熔點焊料。使用大間距和低熔點焊料以減輕或防止頂部襯底的翹曲。由于沒有合適的表面安裝技術(shù)(SMT)解決方案，因此目前無法在這種架構(gòu)中實現(xiàn)EMIB。

附圖說明

圖1A是根據(jù)實施例的具有增強襯底和在增強襯底上方的電介質(zhì)襯底的電子封裝的截面圖，其中，EMIB嵌入在電介質(zhì)襯底中。

圖1B是根據(jù)實施例的具有帶有穿襯底過孔的增強襯底和電介質(zhì)襯底的電子封裝的截面圖，其中，電介質(zhì)襯底上的觸點具有與穿襯底過孔不同的間距。

圖1C是根據(jù)實施例的具有增強襯底和在增強襯底上方的電介質(zhì)襯底的電子封裝的截面圖，其中，增強襯底的邊緣從電介質(zhì)襯底的邊緣凹入。

圖2A是根據(jù)實施例的附接到載體的增強襯底的截面圖。

圖2B是根據(jù)實施例的在將電介質(zhì)襯底設置在增強襯底上方之后的截面圖。

圖2C是根據(jù)實施例的在將腔體形成到電介質(zhì)襯底中之后的截面圖。

圖2D是根據(jù)實施例的在將電橋設置在腔體中之后的截面圖。

圖2E是根據(jù)實施例的在將電介質(zhì)層設置在電橋和電介質(zhì)襯底上方并且制造了過孔和觸點之后的截面圖。

圖2F是根據(jù)實施例的在去除載體之后的截面圖。

圖2G是根據(jù)實施例的在將管芯安裝到電子封裝之后的截面圖。

圖3A是根據(jù)實施例的增強襯底和電介質(zhì)襯底的透視圖。

圖3B是根據(jù)實施例的增強襯底和電介質(zhì)襯底的透視圖，其中，增強襯底的邊緣從電介質(zhì)襯底的邊緣凹入。

圖4是根據(jù)實施例的包括中介層上封裝(PoINT)架構(gòu)的電子系統(tǒng)的截面圖，其中EMIB嵌入電介質(zhì)層中。

圖5是根據(jù)實施例構(gòu)建的計算設備的示意圖。

具體實施方式

本文描述了根據(jù)各種實施例的具有在增強襯底上方的嵌入式多管芯互連電橋(EMIB)貼片的電子封裝以及形成這種電子封裝的方法。在以下說明中，將使用本領(lǐng)域技術(shù)人員通常用于向本領(lǐng)域中其他技術(shù)人員傳達其工作的主旨的術(shù)語來說明示例性實現(xiàn)方式的多個方面。但對于本領(lǐng)域技術(shù)人員來說，顯然，本發(fā)明的實踐可以僅借助部分所述的方面。為了解釋，闡述了特定數(shù)量、材料和配置以便提供對示例性實現(xiàn)方式的透徹理解。但對于本領(lǐng)域技術(shù)人員來說，顯然，本發(fā)明的實踐可以無需這些特定細節(jié)。在其他實例中，省略或簡化了公知的特征，以避免使得示例性實現(xiàn)方式難以理解。

以最有助于理解本發(fā)明的方式將多個操作描述為依次的多個分立的操作，但描述的順序不應解釋為暗示這些操作必定是順序相關(guān)的。具體而言，這些操作不必按照所呈現(xiàn)的順序執(zhí)行。