[發明專利]一種內嵌FPGA的眾核架構及其數據處理方法

在審

• 申請號: 202010183253.2
• 申請日: 2020-03-16
• 公開（公告）號: CN113407479A
• 公開（公告）日: 2021-09-17
• 發明（設計）人: 谷麗;何偉
• 申請（專利權）人: 北京靈汐科技有限公司
• 主分類號: G06F15/78
• 分類號: G06F15/78;G06F9/38
• 代理公司: 北京君泊知識產權代理有限公司 11496
• 代理人: 王程遠

1.一種內嵌FPGA的眾核架構，其特征在于，包括：眾核陣列，所述眾核陣列包括多個計算核和至少一個集成FPGA的處理核，所述處理核與所述多個計算核設置同步時鐘，所述處理核與其相鄰的計算核通過核間路由進行通信。

2.根據權利要求1所述的一種內嵌FPGA的眾核架構，其特征在于，所述計算核包括AI計算單元、存儲單元和路由，所述處理核包括FPGA計算單元、存儲單元和路由，所述處理核與所述多個計算核的存儲單元和路由配置相同。

3.根據權利要求1所述的一種內嵌FPGA的眾核架構，其特征在于，所述計算核包括AI計算單元、存儲單元和路由，所述處理核包括FPGA計算單元、存儲單元和路由，所述處理核與所述多個計算核的存儲單元的存儲容量不同。

4.根據權利要求1-3中任意一項所述的一種內嵌FPGA的眾核架構，其特征在于，所述眾核陣列為二維矩陣網絡、二維環形網絡、二維星形網絡或三維層級網絡。

5.一種內嵌FPGA的眾核架構的數據處理方法，其特征在于，采用如權利要求1-4中任意一項所述的一種內嵌FPGA的眾核架構，所述數據處理方法包括：當前計算核無法處理的計算數據通過核間路由從當前計算核傳輸至至少一個處理核中進行運算。

6.根據權利要求5所述的一種內嵌FPGA的眾核架構的數據處理方法，其特征在于，當前計算核無法處理的計算數據通過核間路由從當前計算核傳輸至至少一個所述處理核中的FPGA計算單元進行運算，所述FPGA計算單元運算完畢后，將運算結果通過核間路由傳輸至下一個計算核繼續運算。

7.根據權利要求6所述的一種內嵌FPGA的眾核架構的數據處理方法，其特征在于，將單個運算任務切分成若干個子運算任務，并將所述若干個子運算任務分配至至少一個所述處理核與所述多個計算核中進行處理；

t-1時刻，核a處理對應的子運算任務，并將處理得到的數據傳輸至核b；

t時刻，核b接收所述核a傳輸的數據并繼續處理，并將處理得到的數據傳輸至核c；

t+1時刻，核c接收所述核b傳輸的數據并繼續處理，并將處理得到的數據傳輸至其他核繼續處理；

如此，在時間軸上，至少一個所述處理核與所述多個計算核流水線式處理各自的子運算任務，其中，所述核a、所述核b、所述核c和所述其他核為至少一個所述處理核與所述多個計算核中的其中一核；

在同一時刻，至少一個所述處理核與所述多個計算核并行處理各自的子運算任務。

8.一種眾核芯片，其特征在于，包括如權利要求1-4中任意一項所述的一種內嵌FPGA的眾核架構。

9.一種電子設備，包括存儲器和處理器，其特征在于，所述存儲器用于存儲一條或多條計算機指令，其中，所述一條或多條計算機指令被處理器執行以實現如權利要求5-7中任一項所述的一種內嵌FPGA的眾核架構的數據處理方法。

10.一種計算機可讀存儲介質，其上存儲有計算機程序，其特征在于，所述計算機程序被處理器執行以實現如權利要求5-7中任一項所述的一種內嵌FPGA的眾核架構的數據處理方法。