[發明專利]電阻式存儲器和操作存儲器的方法

在審

• 申請號: 202010180860.3
• 申請日: 2020-03-16
• 公開（公告）號: CN112242164A
• 公開（公告）日: 2021-01-19
• 發明（設計）人: 白鐘民;金真憐;辛埈昊
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G11C13/00
• 分類號: G11C13/00
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 史泉;張川緒

提供一種電阻式存儲器和操作存儲器的方法。所述電阻式存儲器包括：存儲器單元陣列、寫入/讀取電路和控制電路。存儲器單元陣列包括多個電阻式存儲器單元，所述多個電阻式存儲器單元結合到多條字線和多條位線。寫入/讀取電路通過行解碼器和列解碼器結合到存儲器單元陣列，寫入/讀取電路執行將寫入數據寫入存儲器單元陣列的目標頁中的寫入操作，并通過將從目標頁讀取的讀取數據與寫入數據進行比較來驗證寫入操作。控制電路控制行解碼器、列解碼器和寫入/讀取電路中的至少一個，以基于地址根據從接入點到存儲器單元陣列中的選擇的存儲器單元的距離控制選擇的存儲器單元經受的電阻。

本申請要求于2019年7月16日提交到韓國知識產權局的第10-2019-0085541號韓國專利申請的優先權的權益，所述韓國專利申請的公開通過引用全部包含于此。

技術領域

示例實施例涉及一種存儲器，更具體地，涉及電阻式存儲器裝置和/或操作電阻式存儲器裝置的方法。

背景技術

易失性存儲器是僅在裝置被供電時才維持其數據的一種計算機存儲裝置。非易失性存儲器是即使在電力循環之后(例如，在失去電力之后)也可取回存儲的信息的一種計算機存儲裝置。響應于對高容量和低功耗存儲器裝置的需求，正在進行對作為非易失性并且不需要刷新操作的下一代存儲器裝置的研究。下一代存儲器裝置總體需要/包括動態隨機存取存儲器(DRAM)的高完整性特性、閃存的非易失性特性以及靜態RAM(SRAM)的高速。下一代存儲器裝置的示例包括相變RAM(PRAM)、納米浮柵存儲器(NFGM)、聚合物RAM(PoRAM)、磁性RAM(MRAM)、鐵電RAM(FeRAM)和/或電阻式RAM(RRAM)。

發明內容

發明構思的至少一些示例實施例提供了一種具有提高的性能和耐久性的電阻式存儲器裝置。

發明構思的至少一些示例實施例提供了一種操作具有提高的性能和耐久性的電阻式存儲器裝置的方法。

根據發明構思的一些示例實施例，一種電阻式存儲器裝置包括：存儲器單元陣列，包括多個電阻式存儲器單元，所述多個電阻式存儲器單元連接到多條字線和多條位線；寫入/讀取電路，通過行解碼器和通過列解碼器連接到存儲器單元陣列，寫入/讀取電路被配置為執行將寫入數據寫入存儲器單元陣列的目標頁中的寫入操作，并被配置為通過將從目標頁讀取的讀取數據與寫入數據進行比較來驗證寫入操作；和控制電路，被配置為控制行解碼器、列解碼器和寫入/讀取電路中的至少一個，控制電路被配置為控制選擇的存儲器單元經受的電阻，所述電阻基于從接入點到存儲器單元陣列中的選擇的存儲器單元的距離，所述距離基于地址。

根據發明構思的一些示例實施例，一種電阻式存儲器裝置包括：存儲器單元陣列，包括多個電阻式存儲器單元，所述多個電阻式存儲器單元連接到多條字線和多條位線；行解碼器，通過所述多條字線連接到存儲器單元陣列，行解碼器包括多個行選擇開關；列解碼器，通過所述多條位線連接到存儲器單元陣列，列解碼器包括多個列選擇開關；寫入/讀取電路，通過行解碼器和列解碼器連接到存儲器單元陣列，寫入/讀取電路被配置為執行將寫入數據寫入存儲器單元陣列的目標頁中的寫入操作，并被配置為通過將從目標頁讀取的讀取數據與寫入數據進行比較來驗證寫入操作；以及控制電路，被配置為控制行解碼器、列解碼器和寫入/讀取電路中的至少一個，控制電路被配置為根據從接入點到存儲器單元陣列中的選擇的存儲器單元的距離來控制選擇的存儲器單元經受的電阻，所述距離基于地址。

根據發明構思的一些示例實施例，提供了一種操作存儲器裝置的方法，所述存儲器裝置包括包含多個電阻式存儲器單元的存儲器單元陣列，所述方法包括：基于行地址和列地址，將所述多個電阻式存儲器單元之一確定為選擇的存儲器單元；在編程操作期間，在調節施加到行選擇開關的柵極的第一電壓的電平和調節施加到列選擇開關的柵極的第二電壓的電平的同時，將編程電流施加到選擇的存儲器單元，基于從接入點到存儲器單元陣列中的選擇的存儲器單元的距離不同地調節第一電壓的電平和第二電壓的電平，其中，行選擇開關連接到與選擇的存儲器單元連接的字線，并且其中，列選擇開關連接到與選擇的存儲器單元連接的位線。