[發明專利]具有低寄生電感和低熱阻的功率集成模塊

在審

• 申請號: 202010178558.4
• 申請日: 2020-03-14
• 公開（公告）號: CN111212523A
• 公開（公告）日: 2020-05-29
• 發明（設計）人: 林偉健;李漢祥
• 申請（專利權）人: 豐鵬電子（珠海）有限公司
• 主分類號: H05K1/18
• 分類號: H05K1/18;H05K1/02;H01L25/16;H01L23/367
• 代理公司: 珠海市君佳知識產權代理事務所(普通合伙) 44644
• 代理人: 段建軍

本發明實施例涉及一種具有低寄生電感和低熱阻的功率集成模塊，包括半導體開關器件、電路板和金屬框架；金屬框架包括相互分離的散熱片和多個電極端子，半導體開關器件設置在電路板和散熱片之間，電路板相對于半導體開關器件的表面安裝有與半導體開關器件形成電流回路的電容；半導體開關器件的兩個相對表面分別形成有導熱盤和多個電極，多個電極經由電路板與多個電極端子電連接，導熱盤與散熱片熱連接；封裝體包裹電路板、半導體開關器件和電容，并露出多個電極端子和散熱片。將半導體開關器件和電容分別設置在電路板的相對兩側而形成垂直布局，便于減小電流回路面積以降低寄生電感；半導體開關器件與散熱片熱連接，使模塊具有低熱阻特性。

技術領域

本發明涉及一種功率集成模塊；更具體地，是涉及一種同時具有低寄生電感和低熱阻的功率集成模塊。

背景技術

與傳統Si(硅)功率器件相比，例如GaN MOSFET的GaN(氮化鎵)功率器件具有較低的品質因數(Figure of Merit,FOM)。其中，FOM定義為R_DS,ON和(Q_GS+Q_GD)的乘積，R_DS,ON為導通電阻，Q_GS為柵源極電荷，Q_GD為柵漏極電荷。這意味著當具有與Si功率器件相同的R_DS,ON時，GaN功率器件的Q_GS+Q_GD將遠小于Si功率器件。較低的Q_GS+Q_GD將會造成較快的電流和電壓變化速率，即di/dt和dv/dt將會變大。

在開關電源的應用下，GaN功率器件具有較高di/dt將使得電路寄生電感產生較高的峰值電壓(voltage spike)，較高的峰值電壓容易造成較大的電磁干擾(EMI)且增加其開關功率損耗。因此，功率集成模塊的線路布局需要最小化寄生電感，從而達到GaN功率器件該有的開關特性。

圖1是開關電源應用下的一種典型功率集成模塊的橋臂電路原理圖。如圖1所示，該功率集成模塊包括高側MOSFET 101、低側MOSFET 102、一個或多個去耦電容103，高側MOSFET 101的漏極D連接至供電電源V_IN，高側MOSFET101的源極S與低側MOSFET 102的漏極D電連接而形成開關節點SW，開關節點SW輸出開關信號，低側MOSFET 102的源極S連接至地GND，高側MOSFET101和低側MOSFET 102的柵極G接收來自控制器(圖中未示出)的柵極控制信號。去耦電容103的兩個端子分別連接至高側MOSFET 101的漏極D與低側MOSFET 102的源極S，即高側MOSFET 101、低側MOSFET 102和去耦電容103順序連接形成電流回路，減小該電流回路的面積有利于降低電路的寄生電感。

一方面，基于降低成本等考慮，在制作GaN功率器件時通常采用Si作為襯底(GaN-on-Si)，并將GaN功率器件的電極和導熱盤(Thermal Pad)分別設置在該功率器件的兩個相對表面。以GaN MOSFET為例，采用Si作為襯底時，三個電極(柵極G、源極S和漏極D)被設置在GaN MOSFET的第一表面，導熱盤則被設置在GaN MOSFET相對于其第一表面的第二表面。

另一方面，通常要求功率集成模塊具有較低的熱阻，以使其具備較佳的散熱能力，進而提高功率密度(Power Density)，但現有封裝布局結構應用于GaN功率器件時，無法同時實現較低的熱阻和較小的電流回路面積，進而造成有良好的散熱效果就無法有好的EMI控制，反之亦然。對此，以圖1所示功率集成模塊的兩種現有封裝布局結構為例進行說明。