[發明專利]一種針對FPGA可動態擴展的軟件布線結構建模方法和裝置

在審

• 申請號: 202010176545.3
• 申請日: 2020-03-13
• 公開（公告）號: CN111414725A
• 公開（公告）日: 2020-07-14
• 發明（設計）人: 王鑫楠;劉洋
• 申請（專利權）人: 中科億海微電子科技（蘇州）有限公司
• 主分類號: G06F30/34
• 分類號: G06F30/34;G06F30/327;G06F30/392
• 代理公司: 北京市中聞律師事務所 11388
• 代理人: 馮夢洪

一種針對FPGA可動態擴展的軟件布線結構建模方法和裝置，其有效地解決了當FPGA器件規模擴大時其結構信息占用軟件內存過大的問題，同時省去了依據排布信息“拼接”產生FPGA整體布線資源圖的時間，提高了結構建模的性能。方法包括：(1)建立FPGA系列Series信息；(2)建立FPGA器件Device信息。

技術領域

本發明涉及可編程邏輯器件的軟件設計的技術領域，尤其涉及一種針對FPGA可動態擴展的軟件布線結構建模方法，以及一種針對FPGA可動態擴展的軟件布線結構建模裝置。

背景技術

目前，全球FPGA(Field－Programmable Gate Array，現場可編程門陣列)的市場和技術領域都處于被美國公司壟斷的狀態，國內FPGA廠商大多處于艱難發展階段，市場份額低，基本分布在中低端市場，技術水平也與國外廠家有很大差距，并且少有自主研發，大多是逆向工程的產物，今年爆發的中美貿易戰以及中興事件讓我們更加看清了在核心技術方面受制于人的巨大隱患。近年來，一方面國家及各地政府對集成電路產業尤其FPGA產業大力支持，對國產芯片的投入也有目共睹。另一方面，本土的AI、大數據、物聯網、無人駕駛在內的新興行業的快速發展對極具靈活性、可重構的FPGA產品將有很大的需求，構成龐大的增量市場，因此對FPGA廠商確實是一個歷史性的機遇。

對于FPGA而言，制約其發展的因素有成本、功耗以及軟件開發工具等，其中軟件工具的作用舉足輕重，軟件工具的研發水平決定了所支持的硬件最大規模以及性能所能達到的高度，一定程度上決定了FPGA的發展水平。FPGA的軟件布線結構建模作為軟件流程的開端，其數據架構的好壞一方面也決定了軟件工具的后續流程的訪問性能。國內部分FPGA廠商經過不斷嘗試，目前已經具有自主知識產權的大規模FPGA開發軟件，接下來將致力于更大規模的器件，力圖進一步突破，其中對FPGA軟件布線結構的性能優化是必不可少的一環。國內企業已經意識到軟件工具自主化的重要意義，并逐步加大研發投入力度。

發明內容

為克服現有技術的缺陷，本發明要解決的技術問題是提供了一種針對FPGA可動態擴展的軟件布線結構建模方法，其有效地解決了當FPGA器件規模擴大時其結構信息占用軟件內存過大的問題，同時省去了依據排布信息“拼接”產生FPGA整體布線資源圖的時間，提高了結構建模的性能。

本發明的技術方案是：這種針對FPGA可動態擴展的軟件布線結構建模方法，其包括以下步驟：

(1)建立FPGA系列Series信息，Series信息包含FPGA芯片所能調用的全部基本模塊Tile的信息集合，建立Series信息等同于構建一個Tile庫信息，以便通過Tile名在Tile庫中搜索得到對應的Tile對象信息；

(2)建立FPGA器件Device信息，器件都有從屬的系列屬性，在系列信息確定的前提下，選擇器件所屬系列，使用系列下基本模塊集合信息創建器件數據；提供定制FPGA器件的排布信息來建立定制器件的結構信息，排布信息包括芯片規模以及每個坐標位置下放置的Tile的類型信息。

本發明通過建立系列信息、建立FPGA器件信息，將構成FPGA器件的組件提取為基本模塊的集合，用于存儲FPGA的各個基本模塊的內部結構以及基本模塊之間互連信息，作為布線搜索時動態擴展產生布線路徑的依據，也就是說并不需要產生描述整個FPGA器件的布線結構的布線資源圖(Routing Resource Graph，RRG)對應的有向圖，有效地解決了當FPGA器件規模擴大時其結構信息占用軟件內存過大的問題，同時省去了依據排布信息“拼接”產生FPGA整體布線資源圖的時間，提高了結構建模的性能。

優選地，所述步驟(1)包括以下分步驟：

(1.1)提取Tile內部組件所映射的布線資源圖中對應有向圖的有效點集合；