[發明專利]集成電路器件及其制造方法

在審

• 申請號: 202010176255.9
• 申請日: 2020-03-13
• 公開（公告）號: CN111968969A
• 公開（公告）日: 2020-11-20
• 發明（設計）人: 金元洪;姜泌圭;佐佐木雄一朗;林圣根;河龍湖;玄尚鎮;金國桓;吳承河
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L27/088;H01L23/48;H01L23/535;H01L21/762
• 代理公司: 北京市立方律師事務所 11330
• 代理人: 李娜;趙莎

提供了一種集成電路器件及其制造方法。所述集成電路器件包括：嵌入絕緣層；半導體層，位于所述嵌入絕緣層上，所述半導體層具有主表面和從所述主表面突出以在第一水平方向上延伸且彼此平行的多個鰭型有源區；分隔絕緣層，將所述半導體層分隔成在與所述第一水平方向相交的第二水平方向上彼此相鄰的至少兩個元件區域；位于所述多個鰭型有源區上的源極/漏極區；第一導電插塞，位于所述源極/漏極區上并電連接到所述源極/漏極區；掩埋軌道，穿過所述分隔絕緣層和所述半導體層同時電連接到所述第一導電插塞；以及電力輸送結構，布置在所述嵌入絕緣層中，所述電力輸送結構與所述掩埋軌道接觸并電連接到所述掩埋軌道。

相關申請的交叉引用

通過引用將于2019年5月20日在韓國知識產權局提交的、題為“IntegratedCircuit Device and Method of Manufacturing the Same”(集成電路器件及其制造方法)的韓國專利申請No.10-2019-0059129整體合并于此。

技術領域

本公開涉及集成電路器件和制造該集成電路器件的方法，更具體地，涉及具有電力輸送網絡的集成電路器件和制造該集成電路器件的方法。

背景技術

隨著電子技術的發展，集成電路器件的規模已經縮小。高度集成的集成電路器件不得不在小的區域內布置許多布線層，同時穩定地確保布線層之間的絕緣距離。

發明內容

根據實施例的一方面，提供了一種集成電路器件，其包括：嵌入絕緣層；半導體層，所述半導體層布置在所述嵌入絕緣層上，所述半導體層具有主表面，多個鰭型有源區從所述主表面突出，其中，所述多個鰭型有源區在由分隔絕緣層限定的多個元件區域中沿第一水平方向彼此平行延伸；位于所述多個鰭型有源區上的源極/漏極區；第一導電插塞，所述第一導電插塞位于所述源極/漏極區上并電連接到所述源極/漏極區；掩埋軌道，所述掩埋軌道穿過所述分隔絕緣層和所述半導體層同時電連接到所述第一導電插塞；以及電力輸送結構，所述電力輸送結構布置在所述嵌入絕緣層中并與所述掩埋軌道接觸以電連接到所述掩埋軌道。

根據實施例的一方面，還提供了一種集成電路器件，其包括嵌入絕緣層；半導體層，所述半導體層布置在所述嵌入絕緣層上，所述半導體層具有從其突出的多個鰭型有源區，其中，所述多個鰭型有源區在由分隔絕緣層限定的多個元件區域中沿第一水平方向彼此平行延伸；柵極結構，所述柵極結構在所述半導體層上沿與所述第一水平方向相交的第二水平方向延伸，所述柵極結構包括具有柵極絕緣層和柵極線的堆疊結構；多個源極/漏極區，所述多個源極/漏極區在所述柵極結構的相對側位于所述多個鰭型有源區上；第一導電插塞，所述第一導電插塞位于所述多個源極/漏極區上，所述第一導電插塞電連接到所述多個源極/漏極區中的至少一些源極/漏極區；掩埋軌道，所述掩埋軌道穿過所述分隔絕緣層和所述半導體層同時電連接到所述第一導電插塞；電力輸送結構，所述電力輸送結構布置在所述嵌入絕緣層中并與所述掩埋軌道接觸以電連接到所述掩埋軌道；后布線結構，所述后布線結構布置在所述嵌入絕緣層的與所述半導體層相對的下表面上，所述后布線結構電連接到所述電力輸送結構；以及后布線間絕緣層，所述后布線間絕緣層部分地圍繞所述后布線結構。

根據實施例的一方面，還提供了一種制造集成電路器件的方法，所述方法包括：準備絕緣體上半導體(SOI)襯底，所述絕緣體上半導體(SOI)襯底包括順序堆疊的基體襯底層、嵌入絕緣層和半導體層；通過部分地去除所述半導體層來形成限定多個元件區域的深溝槽；形成填充在所述深溝槽中的初步分隔絕緣層；形成穿過所述初步分隔絕緣層和所述半導體層的掩埋軌道孔、部分地填充在所述掩埋軌道孔的下部中的掩埋軌道和填充在所述掩埋軌道孔的上部中的初步覆蓋絕緣層；通過去除所述基體襯底層來暴露所述嵌入絕緣層；以及在所述嵌入絕緣層中形成電力輸送結構，所述電力輸送結構與所述掩埋軌道接觸。

附圖說明

通過參考附圖詳細描述示例性實施例，特征對于本領域技術人員將變得顯而易見，在附圖中：