[發明專利]集成電路器件及其制造方法

在審

• 申請號: 202010176255.9
• 申請日: 2020-03-13
• 公開（公告）號: CN111968969A
• 公開（公告）日: 2020-11-20
• 發明（設計）人: 金元洪;姜泌圭;佐佐木雄一朗;林圣根;河龍湖;玄尚鎮;金國桓;吳承河
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L27/088;H01L23/48;H01L23/535;H01L21/762
• 代理公司: 北京市立方律師事務所 11330
• 代理人: 李娜;趙莎

1.一種集成電路器件，所述集成電路器件包括：

嵌入絕緣層；

半導體層，所述半導體層位于所述嵌入絕緣層上，所述半導體層具有主表面和從所述半導體層的所述主表面突出以在第一水平方向上延伸且彼此平行的多個鰭型有源區；

分隔絕緣層，所述分隔絕緣層將所述半導體層分隔成在與所述第一水平方向相交的第二水平方向上彼此相鄰的至少兩個元件區域；

位于所述多個鰭型有源區上的源極/漏極區；

第一導電插塞，所述第一導電插塞位于所述源極/漏極區上并電連接到所述源極/漏極區；

掩埋軌道，所述掩埋軌道穿過所述分隔絕緣層和所述半導體層同時電連接到所述第一導電插塞；以及

電力輸送結構，所述電力輸送結構布置在所述嵌入絕緣層中，所述電力輸送結構與所述掩埋軌道接觸以電連接到所述掩埋軌道。

2.如權利要求1所述的集成電路器件，其中，在所述至少兩個元件區域之間的所述分隔絕緣層在所述第二水平方向上的第一寬度大于所述掩埋軌道在所述第二水平方向上的第二寬度。

3.如權利要求1所述的集成電路器件，其中，在所述掩埋軌道與所述電力輸送結構之間的接觸區域處，所述掩埋軌道在所述第二水平方向上的第三寬度小于所述電力輸送結構在所述第二水平方向上的第四寬度。

4.如權利要求1所述的集成電路器件，所述集成電路器件還包括：隔離層，所述隔離層在所述半導體層上覆蓋所述多個鰭型有源區中的每一個鰭型有源區的下部的相對的側壁，所述掩埋軌道的上表面處于比所述隔離層的上表面的高度低的高度。

5.如權利要求4所述的集成電路器件，其中，所述掩埋軌道的所述上表面處于比所述半導體層的所述主表面的高度高的高度。

6.如權利要求4所述的集成電路器件，其中，所述掩埋軌道的所述上表面與所述半導體層的所述主表面處于相同的高度。

7.如權利要求1所述的集成電路器件，所述集成電路器件還包括：

多個柵極結構，所述多個柵極結構具有恒定的節距并在所述半導體層上沿所述第二水平方向延伸，所述多個柵極結構均具有包括柵極絕緣層和柵極線的堆疊結構；以及

至少一個第二導電插塞，所述至少一個第二導電插塞電連接到所述多個柵極結構中的相應的柵極結構的柵極線，所述至少一個第二導電插塞穿過位于相應的柵極線上的柵極遮蓋層。

8.如權利要求7所述的集成電路器件，其中，所述至少一個第二導電插塞的上表面處于比所述第一導電插塞的上表面的高度高的高度。

9.如權利要求7所述的集成電路器件，所述集成電路器件還包括：覆蓋絕緣層，所述覆蓋絕緣層位于所述掩埋軌道與所述相應的柵極線之間，所述覆蓋絕緣層使所述掩埋軌道與所述相應的柵極線電絕緣。

10.如權利要求9所述的集成電路器件，所述集成電路器件還包括：通路接觸，所述通路接觸穿過所述覆蓋絕緣層并將所述第一導電插塞的下表面連接到所述掩埋軌道的上表面。

11.如權利要求1所述的集成電路器件，其中，所述掩埋軌道包括主軌道和至少一個具有連接到所述主軌道的下表面的通路結構的延伸軌道。

12.如權利要求11所述的集成電路器件，其中，所述主軌道的下表面所處的高度與所述半導體層的上表面的高度相同或低于所述半導體層的所述上表面的高度，并且所述主軌道的所述下表面的所述高度高于所述嵌入絕緣層的上表面的高度。