[發明專利]3D存儲器件及其制造方法

有效

• 申請號: 202010174271.4
• 申請日: 2020-03-13
• 公開（公告）號: CN111326525B
• 公開（公告）日: 2023-09-26
• 發明（設計）人: 張紅;李思晢;盧峰;高晶;周文斌
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H10B43/35
• 分類號: H10B43/35;H10B43/27
• 代理公司: 北京成創同維知識產權代理有限公司 11449
• 代理人: 蔡純;李向英

1.一種3D存儲器件的制造方法，包括：

在襯底上形成疊層結構，包括交替堆疊的多個層間犧牲層與層間絕緣層；

形成貫穿所述疊層結構的溝道孔與偽溝道孔；

分別在所述溝道孔與所述偽溝道孔的內表面形成堆疊的柵介質層、電荷存儲層、隧穿介質層以及半導體犧牲層，所述襯底與所述半導體犧牲層至少被所述柵介質層、所述電荷存儲層以及所述隧穿介質層分隔；

在所述偽溝道孔上方形成阻擋層，所述阻擋層封閉所述偽溝道孔且所述阻擋層具有露出所述溝道孔的開口；

形成貫穿所述半導體犧牲層、隧穿介質層、電荷存儲層以及柵介質層的通孔，所述通孔位于所述溝道孔的底部；

形成所述通孔后，刪除所述阻擋層，以暴露所述偽溝道孔；

去除半導體犧牲層以暴露遂穿介質層；以及

在偽溝道孔與溝道孔以及通孔的內表面同步形成溝道層。

2.根據權利要求1所述的制造方法，在形成所述通孔之前，還包括在所述溝道孔側壁形成保護層，

其中，在形成所述通孔時，所述保護層至少保護位于所述溝道孔的半導體犧牲層、隧穿介質層、電荷存儲層以及柵介質層不被去除。

3.根據權利要求2所述的制造方法，其中，所述開口為圓臺狀，

在形成所述保護層時，至少部分所述保護層的材料經所述開口落入所述溝道孔中。

4.根據權利要求3所述的制造方法，其中，所述保護層的材料包括碳。

5.根據權利要求3所述的制造方法，其中，形成所述阻擋層的步驟包括：

在所述溝道孔與所述偽溝道孔上方形成介電層，以封閉所述溝道孔與所述偽溝道孔；

在所述介電層上形成掩模層，所述掩模層的位置與所述偽溝道孔對應；

采用第一刻蝕工藝去除位于所述溝道孔上方的介電層，以重新暴露所述溝道孔；以及

采用第二刻蝕去工藝刻蝕所述介電層形成斜面，

其中，剩余所述介電層作為所述阻擋層。

6.根據權利要求5所述的制造方法，其中，形成所述介電層的方法包括化學氣相沉積。

7.根據權利要求5所述的制造方法，其中，形成所述介電層的材料包括硅酸乙酯。

8.根據權利要求1所述的制造方法，在形成堆疊的柵介質層、電荷存儲層、隧穿介質層以及半導體犧牲層之前，所述制造方法還包括在所述溝道孔和所述偽溝道孔底部形成與所述襯底接觸的外延層，

其中，在所述溝道孔中，所述溝道層與所述外延層接觸。

9.根據權利要求8所述的制造方法，其中，形成所述通孔的步驟包括沿所述溝道孔的深度方向依次刻蝕所述溝道孔中的所述半導體犧牲層、所述隧穿介質層、所述電荷存儲層、所述柵介質層以及所述外延層形成所述通孔，

形成所述溝道層之前，所述制造方法還包括經所述通孔沿水平方向刻蝕所述外延層，所述水平方向與所述深度方向垂直。

10.根據權利要求1-9任一所述的制造方法，其中，至少位于所述溝道孔中的柵介質層、電荷存儲層、隧穿介質層以及溝道層構成溝道柱，至少位于所述偽溝道孔中的柵介質層、電荷存儲層、隧穿介質層以及溝道層構成偽溝道柱，

其中，所述溝道柱與所述偽溝道柱一體成型。

11.根據權利要求10所述的制造方法，其中，所述疊層結構包括位于所述襯底上的第一疊層結構；以及位于所述第一疊層結構上的第二疊層結構，

其中，所述溝道柱的下段和所述偽溝道柱的下段位于所述第一疊層結構中，所述溝道柱的上段和所述偽溝道柱的上段位于所述第二疊層結構中，所述溝道柱的下段的頂端至少有部分在徑向上突出于所述溝道柱的上段的底端，所述偽溝道柱的下段的頂端至少有部分在徑向上突出于所述偽溝道柱的上段的底端。