[發明專利]金屬-絕緣層-金屬電容器及其制作方法

在審

• 申請號: 202010173258.7
• 申請日: 2020-03-13
• 公開（公告）號: CN113394341A
• 公開（公告）日: 2021-09-14
• 發明（設計）人: 黃柏偉;康峻維;賴和裕;張志圣
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L49/02
• 分類號: H01L49/02;H01L23/64
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發明公開一種金屬?絕緣層?金屬電容器及其制作方法，其中該金屬?絕緣層?金屬電容器包括：基材、第一金屬層、沉積結構、介電層以及第二金屬層。第一金屬層具有一平坦化表面。沉積結構位于第一金屬層之上，且至少一部分延伸進入平坦化表面中，其中第一金屬層與沉積結構具有相同材料。介電層位于沉積結構上方。第二金屬層位于介電層之上。

技術領域

本發明涉及一種半導體元件及其制作方法，特別是涉及一種金屬-絕緣層-金屬(metal-insulator-metal，MIM)電容器及其制作方法。

背景技術

金屬-絕緣體-金屬電容因為具有可提供無耗損、高導電性的電極，適用于高速應用且成本較低的技術優勢，目前已廣泛應用于半導體集成電路制作工藝之中。例如，可應用于動態隨機存取存儲器(Dynamic Random Access Memory，DRAM)元件中，作為內嵌式設計的可擴展存儲節點電容(scalable storage node capacitor)，或內嵌于射頻模擬元件(RFanalog device)之中。

典型的金屬-絕緣體-金屬電容器包括一個底部電極和一個上方電極，以及一個介于此底部電極和上方電極中間，通常由高介電系數(high dielectric constant，High-k)材料所構成的介電層。其制造方式，通常采用多個沉積制作工藝，例如物理氣相沉積(Physical Vapor Deposition，PVD)，依序在半導體基材上形成導電材料層/介電材料層/導電材料層，再以蝕刻制作工藝對導電材料層/介電材料層/導電材料層進行圖案化。然而，在底部電極的形成過程中，容易因為沉積導電材料層產生柱狀晶結構，而導致位于底部電極的上表面與形成在其上方的介電層二者之間的介面平整性不佳，進而可能影響整體元件(金屬-絕緣體-金屬電容器)的可靠度。

因此，有需要提供一種先進的金屬-絕緣層-金屬電容器及其制作方法，來解決現有技術所面臨的問題。

發明內容

本說明書的一實施例公開一種金屬-絕緣層-金屬電容器，此金屬-絕緣層-金屬電容器包括：基材、第一金屬層、沉積結構、介電層以及第二金屬層。第一金屬層具有一平坦化表面。沉積結構位于第一金屬層之上，且至少一部分延伸進入平坦化表面中，其中第一金屬層與沉積結構具有相同材料。介電層位于沉積結構上方。第二金屬層位于介電層之上。

本說明書的另一實施例公開一種金屬-絕緣層-金屬電容器的制作方法，此方法包括下述步驟：首先于基材上形成第一金屬層。接著，對第一金屬層進行第一平坦化制作工藝，使第一金屬層具有一個平坦化表面。然后，進行第一沉積制作工藝，以于第一金屬層之上形成一個沉積結構，使沉積結構至少一部分延伸進入平坦化表面中，且使第一金屬層與沉積結構具有相同材料。后續，在沉積結構上方形成一個介電層，并且于介電層之上形成第二金屬層。

根據上述實施例，本說明書是在提供一種金屬-絕緣層-金屬電容器及其制作方法。其是在基材上方形成底部電極之后，先對底部電極進行平坦化制作工藝，使底部電極具有一個平坦化表面，接著，再于底部電極的平坦化表面上形成與底部電極材料相同的沉積結構。一方面通過平坦化底部電極提供一個平坦化表面，促使后續形成于底部電極上方的其他材質層擁有較大的制作工藝窗(processing window)，以改善制作工藝良率。同時，通過形成在平坦化表面上的沉積結構，來提高底部電極與介電層的接觸面積，用于在兼顧金屬-絕緣層-金屬電容器的電容容量的前提下，大幅提高金屬-絕緣層-金屬電容器的元件可靠度。

附圖說明

為了對本說明書的上述及其他方面有更佳的了解，下文特舉實施例，并配合所附的附圖詳細說明如下：

圖1A至圖1G為本說明書的一實施例所繪示的制作金屬-絕緣層-金屬電容器的一系列制作工藝結構剖面示意圖；以及

圖2A至圖2C為本說明書的另一實施例所繪示的制作金屬-絕緣層-金屬電容器的部分制作工藝結構剖面示意圖。

符號說明