[發明專利]Δ-∑調制器及其調制方法

有效

• 申請號: 202010169347.4
• 申請日: 2020-03-12
• 公開（公告）號: CN111697972B
• 公開（公告）日: 2023-09-15
• 發明（設計）人: 羅天佑;翁展翔;吳書豪
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: H03M3/00
• 分類號: H03M3/00
• 代理公司: 深圳市威世博知識產權代理事務所(普通合伙) 44280
• 代理人: 李慶波

本發明公開Δ?∑調制器及Δ?∑調制方法，其中所述Δ?∑調制器包括：第一合并電路，用于合并模擬反饋信號和模擬輸入信號產生第一模擬信號；環路濾波器電路，用于根據所述第一模擬信號產生環路濾波后的信號；量化器電路，用于輸出第一數字信號，所述第一數字信號至少指示截斷誤差補償信號和所述環路濾波后的信號的數字合并結果；截斷器電路，用于對所述第一數字信號進行截斷以產生第二數字信號；第一數字模擬轉換器電路，用于根據所述第二數字信號產生所述模擬反饋信號；和補償電路，用于根據對所述第一數字信號執行的所述截斷所產生的截斷誤差來產生所述截斷誤差補償信號。本發明實施例具有較短的環路延遲和簡化的數字硬件。

技術領域

本發明涉及Δ-∑調制，更具體地，涉及具有截斷誤差(truncation?error)補償的Δ-∑調制器及其相關方法。

背景技術

除非本文另外指出，否則本節中描述的方法不是下面列出的權利要求的現有技術，并且不因被包括在本節中而被承認為現有技術。

在具有多比特量化器的傳統Δ-∑調制器中，需要多級數字模擬轉換器(DAC)來反饋Δ-∑調制器的輸出信號并與環路濾波器和量化器一起工作以實現閉環系統用于噪聲整形(noise-shaping)。然而，DAC單元之間的失配導致失配誤差(mismatch?error)。由于到反饋DAC的數字輸入決定了反饋DAC中包含的DAC單元的選擇，因此這些失配會導致反饋DAC的模擬輸出出現非線性。動態元素匹配(Dynamic?Element?Matching，DEM)功能是解決多級反饋DAC失配問題的眾所周知的策略，但是隨著反饋DAC比特數的增加，硬件復雜性也呈指數增長。因此，需要用于Δ-Σ調制器的創新反饋DAC縮小技術。

發明內容

本發明提供Δ-∑調制器及Δ-∑調制方法，具有較短的環路延遲和簡化的數字硬件。

本發明提供的一種Δ-∑調制器，包括：第一合并電路，用于接收模擬輸入信號和模擬反饋信號，并通過合并所述模擬反饋信號和所述模擬輸入信號產生第一模擬信號；環路濾波器電路，用于接收所述第一模擬信號，并根據所述第一模擬信號產生環路濾波后的信號；量化器電路，用于輸出第一數字信號，所述第一數字信號至少指示截斷誤差補償信號和所述環路濾波后的信號的數字合并結果；截斷器電路，用于對所述第一數字信號進行截斷以產生第二數字信號，其中所述第二數字信號的比特數小于所述第一數字信號的比特數；第一數字模擬轉換器電路，用于接收所述第二數字信號，并根據所述第二數字信號產生所述模擬反饋信號；和補償電路，用于根據對所述第一數字信號執行的所述截斷所產生的截斷誤差來產生所述截斷誤差補償信號。

本發明提供的一種Δ-∑調制方法，包括：通過合并模擬反饋信號和模擬輸入信號產生第一模擬信號；通過對所述第一模擬信號進行環路濾波來產生環路濾波后的信號；執行量化以輸出第一數字信號，所述第一數字信號至少指示截斷誤差補償信號和所述環路濾波后的信號的數字合并結果；對所述第一數字信號進行截斷以產生第二數字信號，其中所述第二數字信號的比特數小于所述第一數字信號的比特數；對所述第二數字信號進行數字模擬轉換，以產生所述模擬反饋信號；和根據由對所述第一數字信號執行的所述截斷所產生的截斷誤差來產生所述截斷誤差補償信號。

綜上可知，本發明提供的技術方案中截斷誤差信號不被注入到反饋路徑，且截斷誤差補償信號不需要與量化后的輸出進行合并。由此本發明具有較短的環路延遲，可以以更高的速度工作，并且具有簡化的數字硬件。

附圖說明

為了更清楚地說明本發明實施例中的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。

圖1示出根據本發明的實施例的第一Δ-∑調制器的圖。

圖2示出根據本發明實施例的截斷器電路的圖。

圖3示出根據本發明實施例的基于延遲的電路的圖。