[發明專利]Δ-∑調制器及其調制方法

有效

• 申請號: 202010169347.4
• 申請日: 2020-03-12
• 公開（公告）號: CN111697972B
• 公開（公告）日: 2023-09-15
• 發明（設計）人: 羅天佑;翁展翔;吳書豪
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: H03M3/00
• 分類號: H03M3/00
• 代理公司: 深圳市威世博知識產權代理事務所(普通合伙) 44280
• 代理人: 李慶波

1.一種Δ-∑調制器，其特征在于，包括：

第一合并電路，用于接收模擬輸入信號和模擬反饋信號，并通過合并所述模擬反饋信號和所述模擬輸入信號產生第一模擬信號；

環路濾波器電路，用于接收所述第一模擬信號，并根據所述第一模擬信號產生環路濾波后的信號；

量化器電路，用于輸出第一數字信號，所述第一數字信號至少指示截斷誤差補償信號和所述環路濾波后的信號的數字合并結果；

截斷器電路，用于對所述第一數字信號進行截斷以產生第二數字信號，其中所述第二數字信號的比特數小于所述第一數字信號的比特數；

第一數字模擬轉換器電路，用于接收所述第二數字信號，并根據所述第二數字信號產生所述模擬反饋信號；和

補償電路，用于根據對所述第一數字信號執行的所述截斷所產生的截斷誤差來產生所述截斷誤差補償信號；

其中，所述截斷器電路是Δ-∑截斷器，所述補償電路進一步根據所述截斷誤差和所述補償電路的傳遞函數來產生所述截斷誤差補償信號。

2.根據權利要求1所述的Δ-∑調制器，其特征在于，所述量化器電路輸出指示所述截斷誤差補償信號、所述環路濾波后的信號和截斷誤差信號的數字合并結果的所述第一數字信號，以及所述截斷器電路還被布置為根據所述截斷誤差來產生所述截斷誤差信號。

3.根據權利要求2所述的Δ-∑調制器，其特征在于，進一步包括：

第二合并電路，用于接收所述第一數字信號和所述截斷誤差信號，并通過合并所述截斷誤差信號和所述第一數字信號產生數字輸出信號。

4.根據權利要求3所述的Δ-∑調制器，其特征在于，通過從所述第一數字信號減去所述截斷誤差信號來產生所述數字輸出信號。

5.根據權利要求1所述的Δ-∑調制器，其特征在于，所述補償電路的傳遞函數取決于所述Δ-∑截斷器的噪聲傳遞函數和所述環路濾波器的傳遞函數。

6.根據權利要求2所述的Δ-∑調制器，其特征在于，進一步包括：

第二合并電路，用于接收所述截斷誤差信號和所述截斷誤差補償信號，并至少通過合并所述截斷誤差信號和所述截斷誤差補償信號，產生第三數字信號；

其中所述量化器電路包括具有內部數字模擬轉換器的基于逐次逼近寄存器的量化器，并且所述第三數字信號被合并到所述內部數字模擬轉換器的數字控制中。

7.根據權利要求2所述的Δ-∑調制器，其特征在于，進一步包括：

第二合并電路，用于接收所述截斷誤差信號和所述截斷誤差補償信號，并至少通過合并所述截斷誤差信號和所述截斷誤差補償信號，產生第三數字信號；和

第二數字模擬轉換器電路，用于接收所述第三數字信號，并根據所述第三數字信號產生第二模擬信號；和

第三合并電路，用于接收所述第二模擬信號和所述環路濾波后的信號，并通過將所述第二模擬信號和所述環路濾波后的信號合并產生第三模擬信號；

其中所述量化器電路接收所述第三模擬信號，并根據所述第三模擬信號產生所述第一數字信號。

8.一種Δ-∑調制方法，其特征在于，包括：

通過合并模擬反饋信號和模擬輸入信號產生第一模擬信號；

通過對所述第一模擬信號進行環路濾波來產生環路濾波后的信號；

執行量化以輸出第一數字信號，所述第一數字信號至少指示截斷誤差補償信號和所述環路濾波后的信號的數字合并結果；

對所述第一數字信號進行截斷以產生第二數字信號，其中所述第二數字信號的比特數小于所述第一數字信號的比特數；

對所述第二數字信號進行數字模擬轉換，以產生所述模擬反饋信號；和

根據由對所述第一數字信號執行的所述截斷所產生的截斷誤差來產生所述截斷誤差補償信號；

其中，所述第二數字信號是從Δ-∑截斷產生的，并且根據由對所述第一數字信號執行的所述截斷所產生的截斷誤差來產生所述截斷誤差補償信號進一步包括：

根據所述截斷誤差和所述截斷誤差補償的傳遞函數來產生所述截斷誤差補償信號。