[發(fā)明專利]芯片測試驗(yàn)證方法、計(jì)算機(jī)裝置及計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)

在審

• 申請(qǐng)?zhí)枺?/td>: 202010163486.6
• 申請(qǐng)日: 2020-03-10
• 公開（公告）號(hào): CN111400116A
• 公開（公告）日: 2020-07-10
• 發(fā)明（設(shè)計(jì)）人: 唐禹譜;鄒文歡;鐘午;匡雙鴿
• 申請(qǐng)（專利權(quán)）人: 珠海全志科技股份有限公司
• 主分類號(hào): G06F11/22
• 分類號(hào): G06F11/22;G01R31/3183
• 代理公司: 珠海智專專利商標(biāo)代理有限公司 44262
• 代理人: 林永協(xié)

本發(fā)明提供一種芯片測試驗(yàn)證方法、計(jì)算機(jī)裝置及計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，該方法包括將輸入數(shù)據(jù)輸入至待測試芯片，待測試芯片對(duì)輸入數(shù)據(jù)進(jìn)行運(yùn)算形成硬件輸出數(shù)據(jù)；并且，對(duì)硬件輸出數(shù)據(jù)進(jìn)行校驗(yàn)計(jì)算，獲得硬件輸出數(shù)據(jù)校驗(yàn)值；獲取基準(zhǔn)輸出數(shù)據(jù)校驗(yàn)值，基準(zhǔn)輸出數(shù)據(jù)校驗(yàn)值是代碼模型對(duì)輸入數(shù)據(jù)進(jìn)行運(yùn)算形成的基準(zhǔn)輸出數(shù)據(jù)經(jīng)過校驗(yàn)計(jì)算獲得的校驗(yàn)值；根據(jù)基準(zhǔn)輸出數(shù)據(jù)校驗(yàn)值與硬件輸出數(shù)據(jù)校驗(yàn)值的一致性來確認(rèn)待測試芯片是否通過驗(yàn)證。本發(fā)明還提供實(shí)現(xiàn)上述方法的計(jì)算機(jī)裝置及計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)。本發(fā)明可以減少芯片驗(yàn)證的時(shí)間，提高芯片驗(yàn)證的效率。

技術(shù)領(lǐng)域

本發(fā)明涉及芯片測試驗(yàn)證的技術(shù)領(lǐng)域，具體地，是一種在芯片測試驗(yàn)證方法以及實(shí)現(xiàn)這種方法的計(jì)算機(jī)裝置、計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)。

背景技術(shù)

片上系統(tǒng)(System On Chip，SOC)廣泛應(yīng)用在小型的電子設(shè)備上，通常，片上系統(tǒng)是在單個(gè)芯片上集成一個(gè)完整的系統(tǒng)，對(duì)所有或部分必要的電子電路進(jìn)行包分組，一般而言，片上系統(tǒng)包括中央處理器(CPU)、存儲(chǔ)器以及外圍電路等。

隨著大規(guī)模集成電路的飛速發(fā)展，片上系統(tǒng)也隨摩爾定律及加工工藝升級(jí)，片上系統(tǒng)的設(shè)計(jì)規(guī)模變得越來越龐大，在片上系統(tǒng)中集成的視頻圖像算法IP(IntellectualProperty)電路所支持的性能、規(guī)模及復(fù)雜度也相應(yīng)提高。在這樣的背景下，視頻圖像算法IP電路的開發(fā)效率與可靠性就變得尤為重要，因此，芯片生產(chǎn)廠家需要對(duì)設(shè)計(jì)的芯片進(jìn)行高效的驗(yàn)證，以提高芯片的開發(fā)效率。

通常，視頻圖像算法IP電路開發(fā)過程中，通常先使用FPGA制作樣板，并且需要對(duì)FPGA進(jìn)行驗(yàn)證，如果FPGA通過驗(yàn)證，將制作IC芯片的樣板，并且需要對(duì)IC芯片進(jìn)行驗(yàn)證。不管是FPGA還是IC芯片，都具有應(yīng)用硬件實(shí)現(xiàn)的IP電路，而對(duì)IP電路的驗(yàn)證是芯片驗(yàn)證的核心工作。

目前對(duì)芯片驗(yàn)證的主要方式是通過軟件對(duì)硬件電路所實(shí)現(xiàn)的功能進(jìn)行驗(yàn)證。例如，先開發(fā)所需要實(shí)現(xiàn)功能的算法的代碼模型，代碼模型可以是C模型，如H.265、ISP算法的C模型等，然后使用代碼模型對(duì)測試用例進(jìn)行運(yùn)算，得到應(yīng)用軟件運(yùn)算獲得的基準(zhǔn)輸出數(shù)據(jù)，以基準(zhǔn)輸出數(shù)據(jù)作為驗(yàn)證的基準(zhǔn)數(shù)據(jù)。以一段視頻作為測試用例為例，基準(zhǔn)輸出數(shù)據(jù)往往是包含有多張圖像的視頻，且每一張圖像都具有大量的像素點(diǎn)。

然后，將相同的測試用例燒錄到FPGA或者IC芯片等待測試的芯片中，由待測試的芯片對(duì)測試用例的數(shù)據(jù)進(jìn)行運(yùn)算，獲得硬件輸出數(shù)據(jù)。如果測試用例是一段視頻，則硬件輸出數(shù)據(jù)也是一段視頻，該視頻的每一張圖像都具有大量的像素點(diǎn)。進(jìn)行驗(yàn)證時(shí)，需要將基準(zhǔn)輸出數(shù)據(jù)的每一個(gè)像素點(diǎn)的數(shù)據(jù)與硬件輸出數(shù)據(jù)進(jìn)行的每一個(gè)像素點(diǎn)的數(shù)據(jù)進(jìn)行逐一對(duì)比，判斷硬件輸出數(shù)據(jù)與基準(zhǔn)輸出數(shù)據(jù)是否完全相同，如果完全相同，則認(rèn)為待測試芯片通過驗(yàn)證，否則驗(yàn)證不通過。

然而，對(duì)于高清或超高清視頻，由于圖像的像素點(diǎn)很多，計(jì)算量巨大，芯片驗(yàn)證時(shí)間很長，極大的限制了芯片的開發(fā)進(jìn)度。由于芯片的首次驗(yàn)證是使用FPGA制作的硬件電路進(jìn)行驗(yàn)證，而做成IC芯片后，也需要進(jìn)行類似的驗(yàn)證，也是需要進(jìn)行像素點(diǎn)的逐一對(duì)比，這些操作將極大的影響芯片的開發(fā)效率，進(jìn)而影響了多媒體算法類IP電路的開發(fā)進(jìn)度。

發(fā)明內(nèi)容

本發(fā)明的主要目的是提供一種驗(yàn)證時(shí)間短的芯片測試驗(yàn)證方法。

本發(fā)明的另一目的是提供一種實(shí)現(xiàn)上述芯片測試驗(yàn)證方法的計(jì)算機(jī)裝置。

本發(fā)明的再一目的是提供一種實(shí)現(xiàn)上述芯片測試驗(yàn)證方法的計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)。

為實(shí)現(xiàn)本發(fā)明的主要目的，本發(fā)明提供的芯片測試驗(yàn)證方法包括將輸入數(shù)據(jù)輸入至待測試芯片，待測試芯片對(duì)輸入數(shù)據(jù)進(jìn)行運(yùn)算形成硬件輸出數(shù)據(jù)；并且，對(duì)硬件輸出數(shù)據(jù)進(jìn)行校驗(yàn)計(jì)算，獲得硬件輸出數(shù)據(jù)校驗(yàn)值；獲取基準(zhǔn)輸出數(shù)據(jù)校驗(yàn)值，基準(zhǔn)輸出數(shù)據(jù)校驗(yàn)值是代碼模型對(duì)輸入數(shù)據(jù)進(jìn)行運(yùn)算形成的基準(zhǔn)輸出數(shù)據(jù)經(jīng)過校驗(yàn)計(jì)算獲得的校驗(yàn)值；根據(jù)基準(zhǔn)輸出數(shù)據(jù)校驗(yàn)值與硬件輸出數(shù)據(jù)校驗(yàn)值的一致性來確認(rèn)待測試芯片是否通過驗(yàn)證。