[發明專利]電路單元及具有其的電路陣列

在審

• 申請號: 202010162766.5
• 申請日: 2020-03-10
• 公開（公告）號: CN111462791A
• 公開（公告）日: 2020-07-28
• 發明（設計）人: 李學清;吳玨鍵;鐘宏濤;劉勇攀;楊華中;馬嘯陽
• 申請（專利權）人: 清華大學
• 主分類號: G11C7/10
• 分類號: G11C7/10;G11C7/24;G11C11/22;G11C11/40
• 代理公司: 北京清亦華知識產權代理事務所(普通合伙) 11201
• 代理人: 劉夢晴

本發明公開了一種電路單元及具有其的電路陣列，所述電路單元包括：第一開關，第二開關和數據存儲器。所述第一開關包括第一輸入端和第一輸出端；所述第二開關包括第二輸入端和第二輸出端；所述數據存儲器包括第一端口、第二端口和第三端口，所述第三端口可改變所述數據存儲器中的存儲數據，所述第三端口和所述存儲數據可控制所述第一端口和所述第二端口，所述第一輸出端和所述第二輸出端均與所述第三端口相連。根據本發明的電路單元一方面可以實現零靜態功耗，進而可以更好的存儲數據，防止數據丟失；另一方面具有更高的存儲密度，從而有利于提升存儲帶寬。

技術領域

本發明涉及存儲器單元電路技術領域，尤其是涉及一種電路單元及具有其的電路陣列。

背景技術

大數據相關的應用在如今的許多領域有著來越重要的地位，存儲器在其中起到關鍵的作用。針對這些應用的特點，需要存儲器具有更高的存取帶寬，更低的存取延遲和能耗。另一方面，由于存在大量的矩陣和向量的運算，數據訪問的組織形式的需求也更加靈活。

在現有技術中，傳統的存儲器陣列往往一個周期內只能以一個維度的方式讀取或寫入，對于以另一維度方向連續存取數據的應用則無法獲得更好的性能。因此，上述技術存在改進空間。

發明內容

本發明旨在至少解決現有技術中存在的技術問題之一。為此，本發明的一個目的在于提出一種電路單元，所述電路單元一方面可以實現零靜態功耗，進而可以更好的存儲數據，防止數據丟失；另一方面具有更高的存儲密度，從而有利于提升存儲帶寬。

本發明第二目的還提出了一種具有上述電路單元的電路陣列。

根據本發明實施例的電路單元包括：第一開關，第二開關和數據存儲器。所述第一開關包括第一輸入端和第一輸出端；所述第二開關包括第二輸入端和第二輸出端；所述數據存儲器包括第一端口、第二端口和第三端口，所述第三端口可改變所述數據存儲器中的存儲數據，所述第三端口和所述存儲數據可控制所述第一端口和所述第二端口，所述第一輸出端和所述第二輸出端均與所述第三端口相連。

根據本發明的電路單元一方面可以實現零靜態功耗，進而可以更好的存儲數據，防止數據丟失；另一方面具有更高的存儲密度，從而有利于提升存儲帶寬。

根據本發明一個實施例的電路單元，所述第一開關和所述第二開關可控制所述數據存儲器中的所述存儲數據的讀取和寫入。

根據本發明一個實施例的電路單元，所述數據存儲器為非易失存儲器。

根據本發明一個實施例的電路單元，所述數據存儲器為鐵電晶體管，所述第三端口為所述鐵電晶體管的柵極，所述柵極包含鐵電絕緣層；所述第一端口和所述第二端口其中一個為所述鐵電晶體管的源極，另一個為所述鐵電晶體管的漏極。

根據本發明的第二方面的電路陣列，設置有如第一方面任一種所述的電路單元，所述電路陣列中的多個所述電路單元以多行多列的方式排列。

進一步地，同一行的多個所述電路單元的所述第一端口通過第一控制線相連，同一列的多個所述電路單元的所述第二端口通過第二控制線相連。

進一步地，同一行的多個所述電路單元的所述第一開關的控制信號輸入端通過第三控制線相連，同一列的多個所述電路單元的所述第二開關的控制信號輸入端通過第四控制線相連。

進一步地，同一列的多個所述電路單元的所述第一輸入端通過第一信號線相連，同一行的多個所述電路單元的所述第二輸入端通過第二信號線相連。

所述電路陣列與上述的電路單元相對于現有技術具有相同的優勢，另外還具有多維度的方式實現數據的讀取或寫入，進而具有更高存儲效率、更低儲存能耗等特點。

本發明的附加方面和優點將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過本發明的實踐了解到。

附圖說明