[發明專利]電路單元及具有其的電路陣列

在審

• 申請號: 202010162766.5
• 申請日: 2020-03-10
• 公開（公告）號: CN111462791A
• 公開（公告）日: 2020-07-28
• 發明（設計）人: 李學清;吳玨鍵;鐘宏濤;劉勇攀;楊華中;馬嘯陽
• 申請（專利權）人: 清華大學
• 主分類號: G11C7/10
• 分類號: G11C7/10;G11C7/24;G11C11/22;G11C11/40
• 代理公司: 北京清亦華知識產權代理事務所(普通合伙) 11201
• 代理人: 劉夢晴

1.一種電路單元，其特征在于，包括：

第一開關，所述第一開關包括第一輸入端和第一輸出端；

第二開關，所述第二開關包括第二輸入端和第二輸出端；

數據存儲器，所述數據存儲器包括第一端口、第二端口和第三端口，所述第三端口可改變所述數據存儲器中的存儲數據，所述第三端口和所述存儲數據可控制所述第一端口和所述第二端口，所述第一輸出端和所述第二輸出端均與所述第三端口相連。

2.根據權利要求1所述的電路單元，其特征在于，所述第一開關和所述第二開關可控制所述數據存儲器中的所述存儲數據的讀取和寫入。

3.根據權利要求2所述的電路單元，其特征在于，所述數據存儲器為非易失存儲器。

4.根據權利要求1所述的電路單元，其特征在于，所述數據存儲器為鐵電晶體管，所述第三端口為所述鐵電晶體管的柵極，所述柵極包含鐵電絕緣層；所述第一端口和所述第二端口其中一個為所述鐵電晶體管的源極，另一個為所述鐵電晶體管的漏極。

5.一種電路陣列，其特征在于，包括：根據權利要求1-4中任一項所述的電路單元，所述電路陣列中的多個所述電路單元以多行多列的方式排列。

6.根據權利要求5所述的電路陣列，其特征在于，同一行的多個所述電路單元的所述第一端口通過第一控制線相連，同一列的多個所述電路單元的所述第二端口通過第二控制線相連。

7.根據權利要求5所述的電路陣列，其特征在于，同一行的多個所述電路單元的所述第一開關的控制信號輸入端通過第三控制線相連，同一列的多個所述電路單元的所述第二開關的控制信號輸入端通過第四控制線相連。

8.根據權利要求5所述的電路陣列，其特征在于，同一列的多個所述電路單元的所述第一輸入端通過第一信號線相連，同一行的多個所述電路單元的所述第二輸入端通過第二信號線相連。