[發明專利]半導體存儲器裝置及該半導體存儲器裝置的制造方法

在審

• 申請號: 202010160335.5
• 申請日: 2020-03-10
• 公開（公告）號: CN112310104A
• 公開（公告）日: 2021-02-02
• 發明（設計）人: 金南局;李南宰
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L27/11568
• 分類號: H01L27/11568;H01L27/11582
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 劉久亮;黃綸偉

提供了一種半導體存儲器裝置及該半導體存儲器裝置的制造方法。該半導體存儲器裝置包括：摻雜半導體圖案，其包括主體部分以及在第一方向上從主體部分突出的第一突起；第一溝道圖案，其設置在第一突起的頂表面上并在第一方向上延伸；第一存儲器圖案，其圍繞第一溝道圖案的側壁并在第一突起的側壁上延伸；以及在第一方向上彼此交替地層疊的多個層間絕緣層和多個導電圖案。

技術領域

各種實施方式總體上涉及半導體存儲器裝置以及該半導體存儲器裝置的制造方法，更具體地，涉及一種三維半導體存儲器裝置以及該三維半導體存儲器裝置的制造方法。

背景技術

半導體存儲器裝置的存儲器單元陣列可包括按各種結構布置的存儲器單元。已提出了包括三維布置的存儲器單元的三維半導體存儲器裝置以增加半導體裝置的集成密度。

發明內容

根據實施方式，一種半導體存儲器裝置可包括：摻雜半導體圖案，其包括主體部分以及在第一方向上從主體部分突出的第一突起；第一溝道圖案，其設置在第一突起的頂表面上并在第一方向上延伸；第一存儲器圖案，其圍繞延伸以圍繞第一突起的側壁的第一溝道圖案的側壁；以及多個層間絕緣層和多個導電圖案，其在第一方向上彼此交替地層疊。多個層間絕緣層和多個導電圖案中的每一個可圍繞第一存儲器圖案。

根據實施方式，一種制造半導體存儲器裝置的方法可包括以下步驟：形成包括第一半導體層以及設置在第一半導體層上方的犧牲層的下層疊結構；以及形成溝道層，該溝道層從第一半導體層的內部延伸以穿過犧牲層并具有由存儲器層覆蓋的側壁和底表面。溝道層可比下層疊結構突出更遠。制造半導體存儲器裝置的方法還可包括以下步驟：在下層疊結構上形成柵極層疊結構以圍繞溝道層；去除犧牲層以使存儲器層的介于柵極層疊結構和第一半導體層之間的部分暴露；去除存儲器層的所述部分以將存儲器層分離成介于柵極層疊結構和溝道層之間的第一存儲器圖案和介于第一半導體層和溝道層之間的第二存儲器圖案；以及由摻雜半導體圖案替換溝道層的在第一存儲器圖案和第二存儲器圖案之間暴露的部分。

附圖說明

圖1是示出根據實施方式的半導體存儲器裝置的立體圖。

圖2A和圖2B是示出圖1所示的半導體存儲器裝置的一部分的橫截面圖。

圖3是示出根據實施方式的摻雜半導體圖案的立體圖。

圖4是示出根據實施方式的半導體存儲器裝置的制造方法的示意性流程圖。

圖5A、圖5B、圖5C和圖5D是示出關于圖4所示的步驟ST1和ST3的實施方式的橫截面圖。

圖6A、圖6B、圖6C和圖6D是示出關于圖4所示的步驟ST5和ST7的實施方式的橫截面圖。

圖7是示出關于在圖4所示的步驟ST7之后執行的后續工藝的實施方式的橫截面圖。

圖8是示出根據實施方式的存儲器系統的配置的框圖。

圖9是示出根據實施方式的計算系統的配置的框圖。

具體實施方式

以下，僅示出根據本說明書中所公開的概念的實施方式的示例的具體結構或功能描述以描述根據所述概念的實施方式的示例，并且根據所述概念的實施方式的示例可按各種形式實現，但描述不限于本說明書中描述的實施方式的示例。

各種實施方式提供了一種能夠改進三維半導體存儲器裝置的操作可靠性的半導體存儲器裝置以及制造該半導體存儲器裝置的方法。

圖1是示出根據實施方式的半導體存儲器裝置10的立體圖。

參照圖1，半導體存儲器裝置10可包括設置在第一半導體層SE1和位線BL之間的柵極層疊結構GST、聯接到柵極層疊結構GST的存儲器串A以及聯接到第一半導體層SE1的摻雜半導體圖案DSP。