[發明專利]存儲器件及其制造方法

在審

• 申請號: 202010156030.7
• 申請日: 2020-03-09
• 公開（公告）號: CN111326511A
• 公開（公告）日: 2020-06-23
• 發明（設計）人: 劉艷云;肖亮;陳赫;朱歡
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/105
• 分類號: H01L27/105;H01L27/11551;H01L27/11578;H01L21/768;H01L21/8238;H01L21/8239
• 代理公司: 北京成創同維知識產權代理有限公司 11449
• 代理人: 蔡純;劉靜

本申請公開了一種存儲器件及其制造方法。存儲器件包括襯底；位于襯底第一表面上的電路結構，電路結構包括第一互連結構；沿第二表面向下延伸到達所述第一表面的至少一個通孔；位于襯底第二表面上方和所述通孔側壁處的阻擋層；以及位于通孔中的第二導電層，阻擋層將第二導電層與襯底隔離，第二導電層與第一互連結構接觸以形成導電通道，導電通道用于將存儲器件與外部電路結構電連接。本申請通過直接在硅襯底上刻蝕并且將二氧化硅材料作為阻擋層以避免襯底與金屬接觸進而出現漏電現象，減少了工藝流程、節約了成本、并且可以得到與現有技術效果基本相同的硅通孔結構。

技術領域

本發明涉及存儲器技術，更具體地，涉及存儲器件及其制造方法。

背景技術

存儲器件的存儲密度的提高與半導體制造工藝的進步密切相關。隨著半導體制造工藝的特征尺寸越來越小，存儲器件的存儲密度越來越高。為了進一步提高存儲密度，已經開發出三維結構的存儲器件。為了保證存儲器件的位密度，在存儲器件中引入硅通孔結構以實現陣列電路晶圓與外圍電路晶圓之間的電連接。

目前，在制造存儲器件時，形成硅通孔結構的制造工藝復雜，成本高。

期望進一步改進存儲器件的結構及其制造方法，以簡化制造存儲器件的工藝流程。

發明內容

本發明的目的是提供一種改進的存儲器件及其制造方法，簡化了制造存儲器件的工藝流程，降低了成本。

根據本發明的一方面，提供一種存儲器件，包括：襯底；位于襯底第一表面上的電路結構，所述電路結構包括第一互連結構；沿所述襯底第二表面向下延伸且到達所述第一表面的至少一個通孔；位于所述通孔側壁處的阻擋層；以及位于所述通孔中的第二導電層，所述阻擋層將所述第二導電層與所述襯底隔離，第二導電層與所述第一互連結構接觸以形成導電通道，所述導電通道用于將所述存儲器件與外部電路結構電連接。

優選地，所述阻擋層還位于所述襯底第二表面上方。

優選地，還包括：至少一個隔離槽，沿所述襯底第二表面并向下延伸到達所述襯底第一表面，所述隔離槽中填滿所述阻擋層，相鄰兩個通孔之間至少設置一個所述隔離槽。

優選地，所述第二導電層與所述襯底的第二表面平齊。

優選地，所述第二導電層還包括位于所述阻擋層上方的部分。

優選地，所述第一互連結構貫穿所述電路結構并延伸至所述通孔中。

優選地，所述第一互連結構包括：第一導電層；以及絕緣層，所述絕緣層位于所述第一導電層與所述襯底之間。

優選地，所述第一導電層暴露于所述通孔中并與所述第二導電層接觸以形成所述導電通道。

優選地，所述隔離槽的最大寬度小于所述通孔的最大寬度。

根據本發明的另一方面，提供一種制造存儲器件的方法，包括：在襯底第一表面上形成包括第一互連結構的電路結構；沿所述襯底第二表面并向下延伸形成到達所述襯底第一表面的至少一個通孔；在所述通孔側壁處形成阻擋層；以及在通孔中形成第二導電層，所述阻擋層將所述第二導電層與所述襯底隔離，其中，第二導電層與所述第一互連結構接觸以形成導電通道，所述導電通道用于將所述存儲器件與外部電路結構電連接。

優選地，還包括：在所述襯底第二表面上方形成阻擋層。

優選地，在沿所述第二表面并向下延伸形成到達所述第一表面的至少一個通孔的步驟中還包括：沿所述襯底第二表面并向下延伸形成到達所述襯底第一表面的至少一個隔離槽，相鄰兩個通孔之間至少設置一個所述隔離槽。

優選地，在所述襯底第二表面上方和所述通孔側壁處形成阻擋層的步驟中還包括：在所述隔離槽中填滿所述阻擋層。