[發明專利]包括層疊的半導體芯片的半導體封裝

在審

• 申請號: 202010155588.3
• 申請日: 2020-03-09
• 公開（公告）號: CN112397486A
• 公開（公告）日: 2021-02-23
• 發明（設計）人: 李碩源
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L25/065
• 分類號: H01L25/065;H01L25/18;H01L23/31;H01L23/48
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 劉久亮;黃綸偉

1.一種半導體封裝，該半導體封裝包括：

基板；

設置在所述基板上方的第一中介層；

在所述第一中介層的一側設置在所述基板上的第一芯片層疊物，其中，該第一芯片層疊物包括以在第一方向上偏移的方式層疊的多個第一半導體芯片；

設置在所述第一芯片層疊物上的第二芯片層疊物，其中，該第二芯片層疊物包括以在與所述第一方向相反的第二方向上偏移的方式層疊的多個第二半導體芯片；以及

在所述第一中介層的另一側設置在所述基板上的第三芯片層疊物，其中，該第三芯片層疊物包括以在所述第二方向上偏移的方式層疊的多個第三半導體芯片，

其中，所述第一中介層與在所述第一方向上突出超過所述第一芯片層疊物的所述第二芯片層疊物的底表面接觸，

其中，所述第三芯片層疊物的厚度大于所述第一芯片層疊物的厚度和所述第二芯片層疊物的厚度之和，并且

其中，所述第三芯片層疊物在所述第一中介層的至少一部分上方延伸，以使得所述第一中介層的所述至少一部分位于所述第三芯片層疊物下方的空間中。

2.根據權利要求1所述的半導體封裝，其中，所述第一中介層電連接在所述第二芯片層疊物與所述基板之間。

3.根據權利要求2所述的半導體封裝，其中，所述第一芯片層疊物通過位于所述第一芯片層疊物的一側的第一互連器電連接到所述基板，所述第一芯片層疊物的一側與所述第一芯片層疊物的另一側的相對側對應，其中，所述第一芯片層疊物的另一側更靠近所述第一中介層，并且

所述第三芯片層疊物通過位于所述第三芯片層疊物的另一側的第三互連器電連接到所述基板，其中，所述第三芯片層疊物的另一側與所述第三芯片層疊物的一側相對，其中，所述第三芯片層疊物的一側更靠近所述第一中介層。

4.根據權利要求1所述的半導體封裝，其中，所述第一中介層具有與所述第一芯片層疊物相同的厚度。

5.根據權利要求1所述的半導體封裝，該半導體封裝還包括設置在所述第三芯片層疊物上的第四芯片層疊物，其中，該第四芯片層疊物包括以在所述第一方向上偏移的方式層疊的多個第四半導體芯片。

6.根據權利要求5所述的半導體封裝，該半導體封裝還包括：

第三中介層，該第三中介層與在所述第二方向上突出超過所述第三芯片層疊物的所述第四芯片層疊物的底表面接觸；以及

第二中介層，該第二中介層設置在所述第三中介層與所述第一中介層之間。

7.根據權利要求6所述的半導體封裝，其中，所述第三芯片層疊物的厚度等于所述第一中介層的厚度、第二中介層的厚度和第三中介層的厚度之和。

8.根據權利要求6所述的半導體封裝，其中，

所述第一中介層電連接在所述第二芯片層疊物與所述基板之間，并且電連接在所述第二中介層與所述基板之間；

所述第二中介層電連接在所述第一中介層與所述第三中介層之間；并且

所述第四芯片層疊物通過所述第三中介層、所述第二中介層和所述第一中介層電連接到所述基板。

9.根據權利要求8所述的半導體封裝，其中，所述第一中介層包括：

設置在相對靠近所述第二芯片層疊物的一側的一側第一通孔結構，其中，所述第二芯片層疊物和所述基板通過所述一側第一通孔結構電連接；以及

設置在相對遠離所述第二芯片層疊物的一側的另一側第一通孔結構，其中，所述第二中介層和所述基板通過所述另一側第一通孔結構電連接，

其中，所述第二中介層包括：

電連接到所述另一側第一通孔結構的第二連接端子；以及

形成在未形成所述一側第一通孔結構的區域中的第一虛設圖案。