[發(fā)明專利]半導(dǎo)體結(jié)構(gòu)及其制作方法

在審

• 申請?zhí)枺?/td>: 202010152720.5
• 申請日: 2020-03-06
• 公開（公告）號: CN113363152A
• 公開（公告）日: 2021-09-07
• 發(fā)明（設(shè)計）人: 馬克
• 申請（專利權(quán)）人: 長鑫存儲技術(shù)有限公司
• 主分類號: H01L21/3205
• 分類號: H01L21/3205;C25D5/10;C25D5/18;C25D5/50
• 代理公司: 上海晨皓知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31260
• 代理人: 成麗杰

本發(fā)明實施例提供一種半導(dǎo)體結(jié)構(gòu)及其制作方法，半導(dǎo)體結(jié)構(gòu)的制作方法包括：提供基底；進(jìn)行第一電鍍工藝，在所述基底上形成第一電鍍層；進(jìn)行第二電鍍工藝，在所述第一電鍍層表面形成第二電鍍層，所述第二電鍍工藝的電流密度大于所述第一電流工藝的電流密度。本發(fā)明實施例有利于減少半導(dǎo)體結(jié)構(gòu)的表面缺陷。

技術(shù)領(lǐng)域

本發(fā)明實施例涉及半導(dǎo)體領(lǐng)域，特別涉及一種半導(dǎo)體結(jié)構(gòu)及其制作方法。

背景技術(shù)

隨著集成電路技術(shù)的不斷發(fā)展，集成電路呈現(xiàn)尺寸不斷縮小的趨勢，集成電路內(nèi)的膜層質(zhì)量對集成電路性能有著越來越大的影響。

目前，電路膜層常采用電鍍工藝形成，而電鍍工藝的參數(shù)會對電路膜層的缺陷類型和缺陷數(shù)量產(chǎn)生一定的影響。如何控制表面膜層的缺陷類型及數(shù)量，降低膜層表面污染，是當(dāng)前提高膜層質(zhì)量的重點研究方向。

現(xiàn)有技術(shù)中的膜層制備方法還有待改進(jìn)。

發(fā)明內(nèi)容

本發(fā)明實施例提供一種半導(dǎo)體結(jié)構(gòu)及其制作方法，有利于減少半導(dǎo)體結(jié)構(gòu)的缺陷數(shù)量。

為解決上述問題，本發(fā)明實施例提供一種半導(dǎo)體結(jié)構(gòu)的制作方法，包括：提供基底；進(jìn)行第一電鍍工藝，在所述基底上形成第一電鍍層；進(jìn)行第二電鍍工藝，在所述第一電鍍層表面形成第二電鍍層，所述第二電鍍工藝的電流密度大于所述第一電鍍工藝的電流密度。

另外，所述在所述基底上形成第一電鍍層，包括：將所述基底浸入電鍍液中，且在所述基底完全浸入所述電鍍液內(nèi)之前，進(jìn)行所述第一電鍍工藝；所述在所述第一電鍍層表面形成第二電鍍層，包括：在所述基底完全浸入所述電鍍液之后，進(jìn)行所述第二電鍍工藝。

另外，所述第二電鍍工藝的電流密度為141.54A/m²～212.31A/m²。

另外，所述第一電鍍工藝的電流密度為70.77A/m²～141.54A/m²。

另外，在形成所述第二電鍍層之后，對所述第一電鍍層和所述第二電鍍層進(jìn)行退火處理。

另外，所述退火處理的退火溫度為70℃～130℃。

另外，在將所述基底浸入電鍍液中以進(jìn)行所述第一電鍍工藝之前，向所述基底施加電壓。

另外，所述向所述基底施加電壓，包括：向所述基底施加0～30V的電壓。

另外，所述基底內(nèi)具有凹槽，所述第一電鍍層覆蓋所述凹槽表面，所述第二電鍍層填充滿所述凹槽，且所述第二電鍍層的頂面高于所述基底的頂面；在形成所述第二電鍍層之后，進(jìn)行平坦化工藝，去除高于所述基底頂面的所述第二電鍍層。

相應(yīng)的，本發(fā)明實施例還提供一種半導(dǎo)體結(jié)構(gòu)，包括：基底及位于所述基底上的第一電鍍層，所述第一電鍍層采用第一電鍍工藝形成；第二電鍍層，所述第二電鍍層位于所述第一電鍍層表面，所述第二電鍍層采用第二電鍍工藝形成，且所述第二電鍍工藝的電流密度大于所述第一電鍍工藝的電流密度。

另外，所述基底內(nèi)具有凹槽，所述第一電鍍層覆蓋所述凹槽表面，所述第二電鍍層填充滿所述凹槽，且所述第二電鍍層頂面與所述基底頂面平齊。

另外，所述半導(dǎo)體結(jié)構(gòu)還包括：阻擋層和電鍍種子層，所述阻擋層位于所述凹槽底部和側(cè)壁，所述電鍍種子層位于所述阻擋層表面，所述第一電鍍層位于所述電鍍種子層表面。

與現(xiàn)有技術(shù)相比，本發(fā)明實施例提供的技術(shù)方案具有以下優(yōu)點：