[發明專利]圖像傳感器列處理模塊隔直電容的實現方法

有效

• 申請號: 202010149469.7
• 申請日: 2020-03-06
• 公開（公告）號: CN113365005B
• 公開（公告）日: 2023-06-09
• 發明（設計）人: 喬勁軒;李敏蘭
• 申請（專利權）人: 格科微電子（上海）有限公司
• 主分類號: H04N25/76
• 分類號: H04N25/76;H01L27/146
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明提供一種圖像傳感器列處理模塊隔直電容的實現方法，通過像素單元的輸出信號端耦合至容值密度較高、耐壓值較低的第一電容，參考信號端耦合至容值密度較低、耐壓值較高的第二電容，以實現輸出信號和參考信號在列處理模塊的隔直，因此可以根據特定的情況（如工藝條件，芯片面積要求，應用環境等），靈活的選擇隔直電容的電容類型、電容值大小以及版圖布局，從而實現降低制造成本和芯片面積，確保元器件和電路的可靠性，優化圖像傳感器整體性能的目的。

技術領域

本發明涉及一種圖像傳感器列處理模塊隔直電容的實現方法。

背景技術

對于CMOS圖像傳感器（CIS）芯片設計來說，制造成本，芯片面積，元器件和電路可靠性是非常重要的設計指標。

隨著圖像傳感器中像素陣列的越來越大，幀率要求越來越高，現在普遍用到的列處理模塊中包含列處理模數轉換（COL?ADC）結構，而COL?ADC結構中通常會用到如圖1所示的帶隔直電容C1和C2的比較器CMP1。對于其中的隔直電容C1和C2，通常有很多種選擇，例如：

MIM（金屬層-絕緣層-金屬層）電容：利用的是極板電容，需要增加專門的MIM層來實現，成本高，線性度好。

?MOM（金屬層-氧化層-金屬層）電容：利用的是同層金屬之間以及不同層金屬之間的寄生電容來實現，通常容值密度比較小，也就是說和其他種類的電容相比，要達到相同的容值，需要更大的面積。但是不需要增加額外的工藝，線性度好。

?PIP（多晶硅層-絕緣層-多晶硅層）電容：利用的是上下兩層多晶硅層之間的電容，和傳統的CMOS工藝相比，需要多增加一層多晶硅層，成本高，線性度好。

薄氧MOS電容：以CMOS工藝中薄氧MOS為基礎實現的電容（不限于普通的PMOS管和NMOS管），容值密度大，但是因為是柵氧化層厚度比較薄，電容兩端壓差不能加的太高，不然會有可靠性問題。

厚氧MOS電容：以CMOS工藝中厚氧MOS為基礎實現的電容（不限于普通的PMOS管和NMOS管），與薄氧MOS電容相比，容值密度小，但是因為是柵氧化層厚度相對較厚，電容兩端可加電壓差也相對較大。

溝槽電容：把MOS管（包括薄氧管和厚氧管，不限于普通的PMOS管和NMOS管）的柵極下沉，增大了源漏極和柵極的接觸面積，柵極有效面積增大，容值密度更大，但是制造工藝相對變復雜。

可見，不同類型的電容各自具有優缺點?，F有技術差分電路中，通常選擇上述電容中類型和容值大小都相同的電容，版圖布局也需要對稱設計，這樣可以減小外界帶來的共模干擾。通常在圖像傳感器電路中也沿用了這一技術，從而常常難以同時滿足制造成本，芯片面積，元器件和電路可靠性等多方面的產品需求，獲得較佳的圖像傳感器整體性能。

發明內容

本發明的目的在于提供一種圖像傳感器列處理模塊隔直電容的實現方法，降低制造成本和芯片面積，確保元器件和電路的可靠性，優化圖像傳感器整體性能。

基于以上考慮，本發明提供一種圖像傳感器列處理模塊隔直電容的實現方法，像素單元的輸出信號端耦合至容值密度較高、耐壓值較低的第一電容，參考信號端耦合至容值密度較低、耐壓值較高的第二電容，以實現輸出信號和參考信號在列處理模塊的隔直。

優選的，所述第一電容的電容值大于等于第二電容的電容值，從而節省電路設計面積，優化圖像傳感器的性能。

優選的，所述第一電容與第二電容的版圖布局采用不對稱設計。

優選的，所述第一電容與第二電容的類型為MIM電容、MOM電容、溝槽電容、PIP電容、薄氧MOS電容、厚氧MOS電容中任意一種。

優選的，所述第一電容為薄氧MOS電容，所述第二電容為厚氧MOS電容。

優選的，所述薄氧MOS電容為邏輯器件，所述厚氧MOS電容為輸入輸出器件。