[發明專利]一種系統級扇出型封裝結構及封裝方法

在審

• 申請號: 202010148148.5
• 申請日: 2020-03-05
• 公開（公告）號: CN111430322A
• 公開（公告）日: 2020-07-17
• 發明（設計）人: 崔成強;楊冠南;徐廣東;張昱
• 申請（專利權）人: 廣東工業大學
• 主分類號: H01L23/485
• 分類號: H01L23/485;H01L21/56;H01L21/68;H01L21/60
• 代理公司: 廣州粵高專利商標代理有限公司 44102
• 代理人: 林麗明

本發明涉及一種系統級扇出型封裝結構，包括均帶有凸點的芯片和分立器件、固定層、塑封層、再布線層、介電層以及焊錫球；所述芯片和所述分立器件均通過各自的凸點與所述再布線層連接；所述介電層包括第一介電層以及第二介電層，所述第一介電層設置在所述再布線層上且位于靠近所述芯片和所述分立器件的一側，所述第二介電層設置在所述再布線層上且位于遠離所述第一介電層的一側；所述焊錫球與所述再布線層連接且位于遠離所述第一介電層的一側。本發明的系統級扇出型封裝結構減少了注塑和固化過程中產生的芯片和分立器件的漂移，便于后續再布線工藝的定位及實施，提高系統級封裝的良品率。

技術領域

本發明涉及封裝結構技術領域，具體涉及一種系統級扇出型封裝結構及封裝方法。

背景技術

隨著電子產品高性能化和集成化的潮流，芯片向密度更高、速度更快、成本更低等方向發展，遵循摩爾定律的尺寸下降不再能單獨滿足高性能、低功耗、小尺寸、低成本的需求。系統級封裝(System in Package)可提供更多更強的系統功能，多種工藝兼容性好，靈活性與適應性強，成本低，易于分塊測試，封裝內裸片之間的互連引線更短，可有效減小系統的互連線時延和串擾，降低容抗，使器件能夠工作在更高頻率，并提高系統總線傳輸帶寬與數據速率，同時由于芯片間距更近，工作電壓可以降低，進而降低系統功耗等，系統級封裝成為了重要的發展趨勢。

在多尺寸芯片塑封的過程中，其中，由于載板(mold plate)、塑封載帶(moldtape)和注塑材料(mold compound)的熱膨脹系數(coefficient of thermal expansion)不同，會造成熱力學上變形差異的影響，導致芯片產生漂移(die shift)。另外，由于熔融狀態下的塑封材料需要借助外力加壓進行注塑，塑封材料在填充的過程中，芯片同樣會受到流體力的影響產生漂移。目前的辦法有通過調整載板和注塑材料的熱膨脹系數(CTE)等不同材料參數、調節注塑時間、壓力和塑封材料的固化溫度、固化時間等工藝參數以減小芯片漂移，但效果存在一定局限；另外有通過改變芯片底面與載帶平面的配合關系，設置更粗糙的接觸面或者設計凹凸的配合面以固定芯片位置，從而減小芯片漂移，然而工藝過程較為復雜，而且效果并不理想。

發明內容

為了解決在多尺寸芯片塑封的過程中芯片和分立器件會發生漂移的問題，本發明提供了一種系統級扇出型封裝結構及封裝方法，減少了注塑和固化過程中產生的芯片和分立器件的漂移，便于后續再布線工藝的定位及實施，提高系統級封裝的良品率。

為解決上述技術問題，本發明提供以下兩種技術方案：

技術方案一：

一種系統級扇出型封裝結構，包括均帶有凸點的芯片和分立器件、固定層、塑封層、再布線層、介電層以及焊錫球；所述芯片和所述分立器件的凸點均設置在同一側，所述芯片和所述分立器件均通過各自的凸點與所述再布線層連接；所述介電層包括第一介電層以及第二介電層，所述第一介電層設置在所述再布線層上且位于靠近所述芯片和所述分立器件的一側，所述第二介電層設置在所述再布線層上且位于遠離所述第一介電層的一側；所述焊錫球與所述再布線層連接且位于遠離所述第一介電層的一側；所述塑封層包裹在所述芯片和所述分立器件上；所述固定層分別設置在所述芯片與所述塑封層之間以及所述分立器件與所述塑封層之間。

在本發明中，采用固定層實現芯片和分立器件在塑封過程中的固定，解決了尺寸微小的芯片在注塑過程中的漂移問題，也適用于解決不同尺寸、功能、形狀的芯片及分立器件的系統級封裝的漂移問題。

進一步的，所述固定層為固晶膠，固晶膠固化前具有高流動性并且與芯片、分立器件及下層的臨時鍵合層有較好潤濕性，能夠完全填充芯片、分立器件與下層的臨時鍵合層之間的空隙，而且固晶膠在固化后具有高粘結強度，足以防止芯片漂移。

一種基于上述系統級扇出型封裝結構的系統級扇出型封裝方法，包括以下步驟：