[發(fā)明專利]具有雙層保護(hù)襯墊的存儲器件

在審

• 申請?zhí)枺?/td>: 202010147141.1
• 申請日: 2020-03-05
• 公開（公告）號: CN111668370A
• 公開（公告）日: 2020-09-15
• 發(fā)明（設(shè)計(jì)）人: A·M·孔蒂;F·佩利澤爾;A·皮羅瓦諾;K·亞斯特列貝內(nèi)特斯凱
• 申請（專利權(quán)）人: 英特爾公司
• 主分類號: H01L45/00
• 分類號: H01L45/00;H01L27/24
• 代理公司: 永新專利商標(biāo)代理有限公司 72002
• 代理人: 鄔少俊

公開了存儲器單元設(shè)計(jì)。在實(shí)施例中，存儲器單元結(jié)構(gòu)包括堆疊在頂部和底部電極之間的至少一個(gè)存儲器位層。存儲器位層為相應(yīng)的存儲器單元提供存儲元件。可以在存儲器位層與頂部或底部電極之一或兩者之間包括一個(gè)或多個(gè)附加的導(dǎo)電層，以提供更好的歐姆接觸。無論如何，在存儲器位層的側(cè)壁上提供電介質(zhì)襯墊結(jié)構(gòu)。襯墊結(jié)構(gòu)包括電介質(zhì)層，并且還可以包括第一電介質(zhì)層上的第二電介質(zhì)層。第一電介質(zhì)層或第二電介質(zhì)層中的任一個(gè)或兩者包括高k電介質(zhì)材料。正如將要理解的，電介質(zhì)襯墊結(jié)構(gòu)在蝕刻存儲器位層下面的后續(xù)層期間有效地保護(hù)了存儲器位層不受橫向侵蝕和污染。

背景技術(shù)

隨著電子設(shè)備不斷變得更小和更復(fù)雜，對存儲更多數(shù)據(jù)并快速訪問該數(shù)據(jù)的需求也類似地增長。已經(jīng)開發(fā)出新的存儲器架構(gòu)，該存儲器架構(gòu)使用具有帶有可變的體電阻的特殊材料的存儲器單元的陣列，從而允許電阻值指示給定的存儲器單元是存儲邏輯“0”還是邏輯“1”。在制造這樣的存儲器架構(gòu)時(shí)存在許多挑戰(zhàn)。

附圖說明

隨著以下具體實(shí)施方式的進(jìn)行并且在參考附圖時(shí)，所要求保護(hù)的主題的實(shí)施例的特征和優(yōu)點(diǎn)將變得顯而易見，在附圖中：

圖1A示出了根據(jù)本公開的一些實(shí)施例的存儲器單元的堆疊陣列的一部分的截面圖。

圖1B和圖1C示出了根據(jù)本公開的一些實(shí)施例的存儲器單元的堆疊陣列的正交截面圖。

圖2示出了根據(jù)本公開的一些實(shí)施例的包含一個(gè)或多個(gè)存儲器管芯的芯片封裝件的截面圖。

圖3示出了根據(jù)本公開的一些實(shí)施例的在存儲器件的制造過程期間存儲器件的一部分的截面圖。

圖4A和圖4B示出了根據(jù)本公開的一些實(shí)施例的在制造過程期間存儲器件的狀態(tài)的正交截面圖。

圖5A和圖5B示出了根據(jù)本公開的一些實(shí)施例的在制造過程期間存儲器件的另一狀態(tài)的正交截面圖。

圖6A和圖6B示出了根據(jù)本公開的一些實(shí)施例的在制造過程期間存儲器件的另一狀態(tài)的正交截面圖。

圖7A和圖7B示出了根據(jù)本公開的一些實(shí)施例的在制造過程期間存儲器件的另一狀態(tài)的正交截面圖。

圖8A和圖8B示出了根據(jù)本公開的一些實(shí)施例的在制造過程期間存儲器件的另一狀態(tài)的正交截面圖。

圖9A和圖9B示出了根據(jù)本公開的一些實(shí)施例的在制造過程期間存儲器件的另一狀態(tài)的正交截面圖。

圖10A和圖10B示出了根據(jù)本公開的一些實(shí)施例的在制造過程期間存儲器件的另一狀態(tài)的正交截面圖。

圖11A和圖11B示出了根據(jù)本公開的一些實(shí)施例的在制造過程期間存儲器件的另一狀態(tài)的正交截面圖。

圖12A和圖12B示出了根據(jù)本公開的一些實(shí)施例的在制造過程期間存儲器件的另一狀態(tài)的正交截面圖。

圖13A和圖13B示出了根據(jù)本公開的一些實(shí)施例的在制造過程期間存儲器件的另一狀態(tài)的正交截面圖。

圖14A和圖14B示出了根據(jù)本公開的一些實(shí)施例的在制造過程期間存儲器件的另一狀態(tài)的正交截面圖。

圖15是根據(jù)本公開的實(shí)施例的用于存儲器件的制造工藝的流程圖。

圖16示出了可以包括本公開的實(shí)施例中的一個(gè)或多個(gè)的示例性電子設(shè)備。

盡管下面的具體實(shí)施方式將參考說明性實(shí)施例來進(jìn)行，但是根據(jù)本公開，許多替代、修改和變化將是顯而易見的。如將進(jìn)一步理解的，附圖不一定按比例繪制或旨在將本公開限制為所示的特定構(gòu)造。例如，雖然一些附圖通常指示完美的直線、直角和光滑的表面，但是考慮到使用的處理設(shè)備和技術(shù)的現(xiàn)實(shí)世界的局限性，集成電路結(jié)構(gòu)的實(shí)際實(shí)施可能具有不那么完美的直線、直角，并且一些特征可能具有表面拓?fù)浠蛟谄渌闆r下是非光滑的。

具體實(shí)施方式