[發明專利]具有雙層保護襯墊的存儲器件

在審

• 申請號: 202010147141.1
• 申請日: 2020-03-05
• 公開（公告）號: CN111668370A
• 公開（公告）日: 2020-09-15
• 發明（設計）人: A·M·孔蒂;F·佩利澤爾;A·皮羅瓦諾;K·亞斯特列貝內特斯凱
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L45/00
• 分類號: H01L45/00;H01L27/24
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 鄔少俊

1.一種存儲器件，包括：

多個導電的位線；

多個導電的字線；以及

包括在存儲器單元陣列中的一組存儲器單元，所述存儲器單元中的每一個位于所述多個導電的位線中的相應位線和所述多個導電的字線中的相應字線之間，所述存儲器單元中的每一個包括：

包括存儲器位層的層堆疊體，以及

電介質層，所述電介質層僅在所述層堆疊體的總厚度的一部分的一個或多個側壁上，使得所述電介質層在所述存儲器位層的一個或多個側壁上。

2.根據權利要求1所述的存儲器件，其中，所述存儲器單元陣列被布置成三維，其中存儲器單元被放置在沿著在Z方向上堆疊的多個XY平面的行和列中。

3.根據權利要求2所述的存儲器件，其中，所述存儲器單元中的一個或多個沿X方向的尺寸大于沿Y方向的尺寸。

4.根據權利要求1所述的存儲器件，其中，所述層堆疊體僅由第一導電層、所述第一導電層上的所述存儲器位層和所述存儲器位上的第二導電層組成，并且其中，在所述多個導電的位線中的所述相應位線和所述多個導電的字線中的所述相應字線之間僅存在所述層堆疊體。

5.根據權利要求4所述的存儲器件，其中，所述電介質層在所述第二導電層的一個或多個側壁上，并且所述電介質層在所述第一電介質層的頂表面上。

6.根據權利要求1所述的存儲器件，其中，所述多個導電的位線正交于所述多個導電的字線延伸。

7.根據權利要求1所述的存儲器件，其中，所述存儲器單元中的一個或多個具有在約60nm和約80nm之間的高度。

8.根據權利要求1所述的存儲器件，其中，所述電介質層包括高k材料。

9.根據權利要求1所述的存儲器件，其中，所述電介質層是第一電介質層，所述器件還包括所述第一電介質層之上的第二電介質層，其中，所述第二電介質層在所述層堆疊體的所述總厚度的一個或多個側壁之上，使得所述第一電介質層在至少一個位置中不存在于所述第二電介質層和所述層堆疊體之間。

10.根據權利要求1所述的存儲器件，其中，所述存儲器位層包括硫族化物。

11.根據權利要求1-10中任一項所述的存儲器件，其中，所述多個導電的位線和所述多個導電的字線包括鎢和碳中的一個或兩個。

12.一種集成電路，包括根據權利要求1-10中任一項所述的存儲器件。

13.一種印刷電路板，包括根據權利要求12所述的集成電路。

14.一種存儲器芯片，包括根據權利要求1-10中任一項所述的存儲器件。

15.一種電子器件，包括：

包括一個或多個管芯的芯片封裝件，所述一個或多個管芯中的至少一個包括：

在字線和位線之間的層堆疊體，所述層堆疊體包括存儲器位層，以及

電介質層，所述電介質層僅在所述層堆疊體的總厚度的一部分的一個或多個側壁上，使得所述電介質層在所述存儲器位層的一個或多個側壁上。

16.根據權利要求15所述的電子器件，其中，所述電介質層包括高k材料。

17.根據權利要求15所述的電子器件，其中，所述電介質層是第一電介質層，所述器件還包括所述第一電介質層之上的第二電介質層，其中，所述第二電介質層在所述層堆疊體的所述總厚度的一個或多個側壁之上，使得所述第一電介質層在至少一個位置中不存在于所述第二電介質層和所述層堆疊體之間。