[發(fā)明專(zhuān)利]一種同步電路及同步檢測(cè)方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202010147020.7
• 申請(qǐng)日: 2020-03-05
• 公開(kāi)（公告）號(hào): CN111343118A
• 公開(kāi)（公告）日: 2020-06-26
• 發(fā)明（設(shè)計(jì)）人: 張書(shū)遷;錢(qián)永學(xué);蔡光杰;孟浩;黃鑫
• 申請(qǐng)（專(zhuān)利權(quán)）人: 北京昂瑞微電子技術(shù)有限公司
• 主分類(lèi)號(hào): H04L27/14
• 分類(lèi)號(hào): H04L27/14;H04L27/00;H04L7/00
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 王歡

本申請(qǐng)?zhí)峁┝艘环N同步電路及同步檢測(cè)方法，該同步電路包含用于將接收的FSK信號(hào)采樣點(diǎn)發(fā)送至運(yùn)算判定單元的移位寄存器；判斷FSK信號(hào)采樣點(diǎn)的正負(fù)頻偏，并將判斷結(jié)果進(jìn)行二值化處理的運(yùn)算判定單元；用于將運(yùn)算判定后的二值化結(jié)果與本地同步序列進(jìn)行互相關(guān)計(jì)算，得到互相關(guān)值的同步序列求相關(guān)單元；以及用于將互相關(guān)值與互相關(guān)閾值進(jìn)行比較，確定互相關(guān)峰值點(diǎn)的位置，將互相關(guān)峰值點(diǎn)對(duì)應(yīng)的時(shí)刻作為同步時(shí)刻點(diǎn)輸出的同步結(jié)果判定和輸出單元。本申請(qǐng)?zhí)峁┑脑撏诫娐纺軌蛱岣咄诫娐返耐叫阅埽瑫r(shí)大大減小了同步運(yùn)算的復(fù)雜性，減小芯片面積，將復(fù)雜的傳統(tǒng)算法最終簡(jiǎn)化為1比特?cái)?shù)據(jù)的運(yùn)算，大大降低了芯片的設(shè)計(jì)成本。

本申請(qǐng)要求于2019年10月31日提交中國(guó)專(zhuān)利局、申請(qǐng)?zhí)?01911051877.2、發(fā)明名稱(chēng)為“一種同步電路及同步檢測(cè)方法”的國(guó)內(nèi)申請(qǐng)的優(yōu)先權(quán)，其全部?jī)?nèi)容通過(guò)引用結(jié)合在本申請(qǐng)中。

技術(shù)領(lǐng)域

本申請(qǐng)涉及無(wú)線通信技術(shù)領(lǐng)域，尤其涉及一種同步電路及同步檢測(cè)方法。

背景技術(shù)

無(wú)線通信終端接收機(jī)的同步電路主要通過(guò)相關(guān)運(yùn)算，利用空中數(shù)據(jù)包中特殊的兩段數(shù)據(jù)，或者特殊數(shù)據(jù)段和本地?cái)?shù)據(jù)段進(jìn)行相關(guān)運(yùn)算，從而在相關(guān)峰值定位出數(shù)據(jù)包的起始位置。同步電路的算法直接影響了接收機(jī)的接收性能，這在目前廣泛使用的頻移鍵控(Frequency-Shift-Keying，簡(jiǎn)稱(chēng)FSK)系統(tǒng)中也是同樣重要。

如圖1所示，圖1為FSK接收機(jī)中傳統(tǒng)同步算法框圖，以32位同步地址序列、4倍符號(hào)速率為例，解調(diào)后的FSK信號(hào)輸入到一個(gè)移位寄存器單元中，能量計(jì)算單元將實(shí)時(shí)計(jì)算128個(gè)采樣點(diǎn)的信號(hào)能量和，互相關(guān)單元?jiǎng)t負(fù)責(zé)計(jì)算128個(gè)采樣點(diǎn)的信號(hào)和本地序列的互相關(guān)運(yùn)算結(jié)果，這兩個(gè)單元的輸出結(jié)果輸入到一個(gè)同步位置確定單元，在同步位置確定單元，互相關(guān)運(yùn)算結(jié)果和能量計(jì)算單元的結(jié)果的比值，將和一個(gè)預(yù)設(shè)的閾值進(jìn)行比較，如果結(jié)果大于這個(gè)閾值，那么觸發(fā)同步電路的峰值搜索功能，即在隨后的幾個(gè)采樣點(diǎn)內(nèi)找到相關(guān)系數(shù)最大的點(diǎn)，該點(diǎn)時(shí)刻對(duì)應(yīng)的即為同步序列128個(gè)采樣點(diǎn)的最后一個(gè)采樣點(diǎn)，至此，同步操作完成。通常，為了提高準(zhǔn)確性，還需要將移位寄存器內(nèi)存儲(chǔ)的數(shù)據(jù)進(jìn)行信號(hào)檢測(cè)的操作，即將同步序列的具體32個(gè)比特檢測(cè)出來(lái)，和本地32比特進(jìn)行對(duì)比，從而達(dá)到更為準(zhǔn)確的同步結(jié)果。

然而，傳統(tǒng)的同步電路算法需要非常大的運(yùn)算量，尤其是其中的信號(hào)能量計(jì)算，而且，由于輸入信號(hào)和本地信號(hào)的采樣點(diǎn)都具有一定的位寬，因此計(jì)算互相關(guān)運(yùn)算也是需要比較大的運(yùn)算量的，導(dǎo)致芯片體積大，且成本較高。

發(fā)明內(nèi)容

有鑒于此，本申請(qǐng)?zhí)峁┝艘环N同步電路及同步檢測(cè)方法，克服了傳統(tǒng)同步電路算法運(yùn)算量大，導(dǎo)致芯片體積大、成本高的問(wèn)題。

為實(shí)現(xiàn)上述目的，本申請(qǐng)?zhí)峁┝艘韵录夹g(shù)方案：

一種同步電路，該同步電路包括：

移位寄存器，用于接收接收機(jī)解調(diào)輸出的FSK信號(hào)采樣點(diǎn)，并將所述FSK信號(hào)采樣點(diǎn)發(fā)送至運(yùn)算判定單元；

所述運(yùn)算判定單元，用于將所述FSK信號(hào)采樣點(diǎn)減去載波頻偏直流信號(hào)后，判斷所述FSK信號(hào)采樣點(diǎn)的正負(fù)頻偏，并將判斷結(jié)果進(jìn)行二值化處理，得到采樣點(diǎn)的正負(fù)頻偏結(jié)果；其中，所述運(yùn)算判定單元的個(gè)數(shù)與同步序列的位數(shù)相同；

同步序列求相關(guān)單元，用于將所述采樣點(diǎn)的正負(fù)頻偏結(jié)果與本地同步序列的正負(fù)頻偏結(jié)果進(jìn)行互相關(guān)計(jì)算，得到互相關(guān)值；

同步結(jié)果判定和輸出單元，用于將所述互相關(guān)值與互相關(guān)閾值進(jìn)行比較，當(dāng)所述互相關(guān)值達(dá)到所述互相關(guān)閾值后，確定互相關(guān)峰值點(diǎn)的位置，將所述互相關(guān)峰值點(diǎn)對(duì)應(yīng)的時(shí)刻作為同步時(shí)刻點(diǎn)輸出。

優(yōu)選的，所述運(yùn)算判定單元包括：

加法器，用于將所述FSK信號(hào)采樣點(diǎn)減去載波頻偏直流信號(hào)；