[發明專利]一種同步電路及同步檢測方法

在審

• 申請號: 202010147020.7
• 申請日: 2020-03-05
• 公開（公告）號: CN111343118A
• 公開（公告）日: 2020-06-26
• 發明（設計）人: 張書遷;錢永學;蔡光杰;孟浩;黃鑫
• 申請（專利權）人: 北京昂瑞微電子技術有限公司
• 主分類號: H04L27/14
• 分類號: H04L27/14;H04L27/00;H04L7/00
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 王歡

1.一種同步電路，其特征在于，該同步電路包括：

移位寄存器，用于接收接收機解調輸出的FSK信號采樣點，并將所述FSK信號采樣點發送至運算判定單元；

所述運算判定單元，用于將所述FSK信號采樣點減去載波頻偏直流信號后，判斷所述FSK信號采樣點的正負頻偏，并將判斷結果進行二值化處理，得到采樣點的正負頻偏結果；其中，所述運算判定單元的個數與同步序列的位數相同；

同步序列求相關單元，用于將所述采樣點的正負頻偏結果與本地同步序列的正負頻偏結果進行互相關計算，得到互相關值；

同步結果判定和輸出單元，用于將所述互相關值與互相關閾值進行比較，當所述互相關值達到所述互相關閾值后，確定互相關峰值點的位置，將所述互相關峰值點對應的時刻作為同步時刻點輸出。

2.根據權利要求1所述的同步電路，其特征在于，所述運算判定單元包括：

加法器，用于將所述FSK信號采樣點減去載波頻偏直流信號；

第一判定單元，用于判斷所述FSK信號采樣點的正負頻偏，并將判斷結果進行二值化處理，得到采樣點的正負頻偏結果；其中，每個運算判定單元中第一判定單元的個數與符號過采樣的倍數相同。

3.根據權利要求2所述的同步電路，其特征在于，所述運算判定單元還包括：

第二判定單元，用于判斷當前符號的正負頻偏，并將判斷結果進行二值化處理，得到符號的正負頻偏結果；其中，每個運算判定單元包含一個第二判定單元。

4.根據權利要求3所述的同步電路，其特征在于，所述第二判定單元判斷當前符號的正負頻偏包括：

將當前符號內所有的采樣點數據減去所述載波頻偏直流信號后再相加求和，根據結果的正負值判斷當前符號的正負頻偏；

或者，對當前符號的中央采樣點進行二值化處理，根據該二值化處理的結果判斷當前符號的正負頻偏。

5.根據權利要求3所述的同步電路，其特征在于，所述同步電路還包括：

同步序列符號錯誤統計單元，用于接收所述第二判定單元發送的所述符號的正負頻偏結果，檢測所述符號與本地同步序列信息不一致的個數，得到符號錯誤數。

6.根據權利要求5所述的同步電路，所述同步結果判定和輸出單元還用于，記錄所述峰值點的符號錯誤數，當所述峰值點的符號錯誤數小于預設閾值時，確定所述峰值點為同步時刻點。

7.一種同步電路同步檢測方法，其特征在于，所述方法包括：

利用移位寄存器接收接收機解調輸出的FSK信號采樣點，并將所述FSK信號采樣點發送至運算判定單元；

利用所述運算判定單元將所述FSK信號采樣點減去載波頻偏直流信號后，判斷所述FSK信號采樣點的正負頻偏，并將判斷結果進行二值化處理，得到采樣點的正負頻偏結果；其中，所述運算判定單元的個數與同步序列的位數相同；

利用同步序列求相關單元將所述采樣點的正負頻偏結果與本地同步序列的正負頻偏結果進行互相關計算，得到互相關值；

利用同步結果判定和輸出單元將所述互相關值與互相關閾值進行比較，當所述互相關值達到所述互相關閾值后，確定互相關峰值點的位置，將所述互相關峰值點對應的時刻作為同步時刻點輸出。

8.根據權利要求7所述的方法，其特征在于，所述方法還包括：

利用所述運算判定單元判斷當前符號的正負頻偏，并將判斷結果進行二值化處理，得到符號的正負頻偏結果。

9.根據權利要求8所述的方法，其特征在于，所述方法還包括：

利用同步序列符號錯誤統計單元接收所述符號的正負頻偏結果，檢測所述符號與本地同步序列信息不一致的個數，得到符號錯誤數。

10.根據權利要求9所述的方法，其特征在于，所述方法還包括：

利用同步結果判定和輸出單元記錄所述峰值點的符號錯誤數，當所述峰值點的符號錯誤數小于預設閾值時，確定所述峰值點為同步時刻點。