[發(fā)明專利]嵌入式焊盤結(jié)構(gòu)的制作方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202010144754.X
• 申請(qǐng)日: 2020-03-04
• 公開（公告）號(hào): CN113363172A
• 公開（公告）日: 2021-09-07
• 發(fā)明（設(shè)計(jì)）人: 李建財(cái);張傲峰
• 申請(qǐng)（專利權(quán)）人: 合肥晶合集成電路股份有限公司
• 主分類號(hào): H01L21/60
• 分類號(hào): H01L21/60;H01L23/488
• 代理公司: 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 曹廷廷

本發(fā)明涉及一種嵌入式焊盤結(jié)構(gòu)的制作方法，首先形成第一介質(zhì)層和第一接觸墊在半導(dǎo)體基底的頂部金屬層上，第一接觸墊與頂部金屬層中的第一連接部電接觸，然后形成第二介質(zhì)層和與頂部金屬層中的第二連接部電接觸的導(dǎo)電插塞，接著形成第三介質(zhì)層在第二介質(zhì)層和導(dǎo)電插塞的上表面，并形成第二接觸墊在第三介質(zhì)層中的第三通孔中，使第二接觸墊通過導(dǎo)電插塞與第二連接部電連接，然后形成第四通孔露出第一接觸墊，以第一接觸墊暴露的部分作為內(nèi)焊盤，以第二接觸墊作為外焊盤。該制作方法相較于現(xiàn)有工藝需要執(zhí)行的光刻次數(shù)較少，成本較低。進(jìn)而，形成第三通孔和第四通孔的步驟可以利用激光刻蝕工藝完成，可以進(jìn)一步簡(jiǎn)化工藝。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路領(lǐng)域，尤其涉及一種嵌入式焊盤結(jié)構(gòu)的制作方法。

背景技術(shù)

利用集成電路制作工藝，可將電路中所需的晶體管、電阻、電容和電感等元件及布線互連并集成在半導(dǎo)體基底上從而制作得到芯片。在晶圓上利用集成電路工藝制作芯片時(shí)，通常還在芯片上形成焊盤，焊盤用于與外部器件進(jìn)行電性連接。在倒裝式封裝技術(shù)中，在焊盤上會(huì)形成焊料凸點(diǎn)(bump或solderball)，在封裝時(shí)，晶圓以倒扣方式通過焊料凸點(diǎn)與封裝襯底形成電氣互聯(lián)，互聯(lián)長(zhǎng)度大大縮短，不僅有效地提高了電性能，而且封裝尺寸小，可靠性也可以得到提高。

為了滿足芯片設(shè)計(jì)和質(zhì)量要求，現(xiàn)有的一種焊盤結(jié)構(gòu)包括在芯片上形成的內(nèi)焊盤(innerpad)和外焊盤(outerpad)，內(nèi)焊盤和外焊盤均通過上方氧化層的開口露出，但內(nèi)焊盤的暴露面的高度明顯低于外焊盤的暴露面的高度。為了制備得到這種焊盤結(jié)構(gòu)，現(xiàn)有工藝需要執(zhí)行多次熱沉積工藝以及多次光刻及刻蝕工藝，流程復(fù)雜且成本較高。

發(fā)明內(nèi)容

為了優(yōu)化焊盤結(jié)構(gòu)的制作工藝，本發(fā)明提供了一種嵌入式焊盤結(jié)構(gòu)的制作方法。

本發(fā)明提供的嵌入式焊盤結(jié)構(gòu)的制作方法包括以下步驟：

提供半導(dǎo)體基底，所述半導(dǎo)體基底具有頂部金屬層，所述頂部金屬層包括在半導(dǎo)體基底表面內(nèi)間隔布置的第一連接部和第二連接部；

形成第一介質(zhì)層和第一接觸墊，所述第一介質(zhì)層覆蓋所述半導(dǎo)體基底、第一連接部和第二連接部，所述第一介質(zhì)層中具有露出所述第一連接部上表面的第一通孔，所述第一接觸墊填滿所述第一通孔并與所述第一連接部電接觸；

形成第二介質(zhì)層和導(dǎo)電插塞，所述第二介質(zhì)層覆蓋所述第一介質(zhì)層和第一接觸墊，形成第二通孔貫穿所述第一介質(zhì)層和第二介質(zhì)層的疊層并露出所述第二連接部上表面，所述導(dǎo)電插塞填滿所述第二通孔并與所述第二連接部電接觸；

形成第三介質(zhì)層在所述第二介質(zhì)層和所述導(dǎo)電插塞的上表面；

形成第三通孔在所述第三介質(zhì)層中，所述第三通孔露出所述導(dǎo)電插塞；

形成第二接觸墊在所述第三通孔中，所述第二接觸墊通過所述導(dǎo)電插塞與所述第二連接部電連接；以及

形成第四通孔貫穿所述第三介質(zhì)層和所述第二介質(zhì)層的疊層并露出所述第一接觸墊，以所述第一接觸墊暴露的部分作為內(nèi)焊盤，以所述第二接觸墊作為外焊盤。

可選的，所述第一接觸墊的上表面高于所述第一介質(zhì)層的上表面，且所述第二介質(zhì)層的上表面高于所述第一接觸墊的上表面。

可選的，形成所述第二介質(zhì)層和所述導(dǎo)電插塞的方法包括：

形成第二介質(zhì)層在所述第一介質(zhì)層和第一接觸墊的上表面；

形成圖形化的第一光阻層在所述第二介質(zhì)層的上表面；

利用所述第一光阻層作為掩模，刻蝕所述第二介質(zhì)層和所述第一介質(zhì)層的疊層，以形成所述第二通孔；

去除所述第一光阻層；

沉積導(dǎo)電材料，以覆蓋所述第二介質(zhì)層上表面并填滿所述第二通孔；以及