[發明專利]半導體裝置在審

申請號：	202010142793.6	申請日：	2020-03-04
公開（公告）號：	CN112509614A	公開（公告）日：	2021-03-16
發明（設計）人：	位田友哉	申請（專利權）人：	鎧俠股份有限公司
主分類號：	G11C5/02	分類號：	G11C5/02
代理公司：	北京市中咨律師事務所 11247	代理人：	張軼楠;段承恩
地址：	日本***	國省代碼：	暫無信息
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	半導體裝置
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

實施方式的半導體裝置具備N型的第1阱區域和P型的第2阱區域、設置于第1阱區域的PMOS晶體管以及設置于第2阱區域的NMOS晶體管。PMOS晶體管包括第1柵極絕緣層和第1柵電極。NMOS晶體管包括第2柵極絕緣層和第2柵電極。第1柵電極包括P型的第1半導體層、第1絕緣層以及第1導電體層。第2柵電極包括N型的第2半導體層、第2絕緣層以及第2導電體層。第1絕緣層的膜厚比第2絕緣層的膜厚厚。

本申請享有以日本專利申請2019－167653號(申請日：2019年9月13日)為基礎申請的優先權。本申請通過參照該基礎申請而包含基礎申請的全部內容。

技術領域

實施方式主要涉及半導體裝置。

背景技術

作為用于半導體裝置的晶體管之一，已知超低耐壓(Very Low Voltage)晶體管。超低耐壓晶體管是以高速動作為目的的晶體管。但是，對于超低耐壓晶體管，有時晶體管的特性會因柵電極的構造而在超低耐壓晶體管的制造期間發生劣化。

發明內容

實施方式提供高品質的半導體裝置。

實施方式的半導體裝置具備：設置在基板的上表面的N型的第1阱區域和P型的第2阱區域、設置在第1阱區域的PMOS晶體管以及設置在第2阱區域的NMOS晶體管。PMOS晶體管包括設置在第1阱區域上的第1柵極絕緣層和設置在第1柵極絕緣層上的第1柵電極。NMOS晶體管包括設置在第2阱區域上的第2柵極絕緣層和設置在第2柵極絕緣層上的第2柵電極。第1柵電極包括P型的第1半導體層、設置在第1半導體層上的第1絕緣層以及設置在第1絕緣層上的第1導電體層。第2柵電極包括N型的第2半導體層、設置在第2半導體層上的第2絕緣層以及設置在第2絕緣層上的第2導電體層。第1絕緣層的膜厚比第2絕緣層的膜厚厚。

附圖說明

圖1是表示第1實施方式涉及的半導體裝置的構成例的框圖。

圖2是表示第1實施方式涉及的半導體裝置具備的存儲單元陣列的電路構成的電路圖。

圖3是表示第1實施方式涉及的半導體裝置具備的存儲單元陣列以及超低耐壓晶體管的一個例子的截面圖。

圖4是表示第1實施方式涉及的半導體裝置具備的PMOS晶體管以及NMOS晶體管的截面構造的一個例子的截面圖。

圖5～圖9是表示第1實施方式涉及的半導體裝置的制造工序的一個例子的截面圖。

圖10是表示第2實施方式涉及的半導體裝置具備的PMOS晶體管以及NMOS晶體管的截面構造的一個例子的截面圖。

圖11是表示第3實施方式涉及的半導體裝置具備的PMOS晶體管以及NMOS晶體管的截面構造的一個例子的截面圖。

圖12以及圖13是表示第3實施方式涉及的半導體裝置的制造工序的一個例子的截面圖。

圖14是表示第4實施方式涉及的半導體裝置具備的PMOS晶體管以及NMOS晶體管的截面構造的一個例子的截面圖。

圖15是表示第5實施方式涉及的半導體裝置具備的PMOS晶體管以及NMOS晶體管的截面構造的一個例子的截面圖。

圖16是表示第6實施方式涉及的半導體裝置具備的PMOS晶體管以及NMOS晶體管的截面構造的一個例子的截面圖。