[發明專利]包括電容器的半導體裝置及其制造方法及電子設備

有效

• 申請號: 202010141125.1
• 申請日: 2020-03-03
• 公開（公告）號: CN111326509B
• 公開（公告）日: 2023-06-30
• 發明（設計）人: 朱慧瓏
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L27/06
• 分類號: H01L27/06;H01L21/8234
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

公開了一種包括電容器的半導體裝置及其制造方法及包括這種半導體裝置的電子設備。根據實施例，半導體裝置可以包括：豎直半導體器件，包括在襯底上豎直延伸的有源區；以及電容器，包括依次疊置的第一電容器電極、電容器電介質層和第二電容器電極。第一電容器電極在襯底上豎直延伸，且包括導電材料，所述導電材料包含豎直半導體器件的有源區中所含的半導體元素中的至少一種。

技術領域

本公開涉及半導體領域，更具體地，涉及集成有電容器和豎直型半導體器件的半導體裝置及其制造方法及包括這種半導體裝置的電子設備。

背景技術

在水平型器件如金屬氧化物半導體場效應晶體管(MOSFET)中，源極、柵極和漏極沿大致平行于襯底表面的方向布置。由于這種布置，水平型器件所占的面積不易進一步縮小或制造成本不易進一步降低。與此不同，在豎直型器件中，源極、柵極和漏極沿大致垂直于襯底表面的方向布置。因此，相對于水平型器件，豎直型器件更容易縮小或制造成本更易降低。但是，對于豎直型器件，難以控制柵長，特別是對于單晶的溝道材料。因為常規工藝中柵長依賴于刻蝕定時，而這是難以控制的。另一方面，如果采用多晶的溝道材料，則相對于單晶材料，溝道電阻大大增加，從而難以堆疊多個豎直型器件，因為這會導致過高的電阻。

另外，某些集成電路(IC)中可能需要電容器，例如解耦電容器。然而，如何相對容易地制造小占用面積的電容器仍然是一個挑戰。

發明內容

有鑒于此，本公開的目的至少部分地在于提供一種集成有電容器和豎直型半導體器件的半導體裝置及其制造方法及包括這種半導體裝置的電子設備。

根據本公開的一個方面，提供了一種半導體裝置，包括：豎直半導體器件，包括在襯底上豎直延伸的有源區；以及電容器，包括依次疊置的第一電容器電極、電容器電介質層和第二電容器電極。第一電容器電極在襯底上豎直延伸，且包括導電材料，所述導電材料包含豎直半導體器件的有源區中所含的半導體元素中的至少一種。

根據本公開的另一方面，提供了一種制造半導體裝置的方法，包括：在襯底上形成第一半導體層、第二半導體層和第三半導體層的堆疊；將所述堆疊構圖為第一豎直結構和第二豎直結構；在第一豎直結構中，使第二半導體層相對于第一半導體層和第三半導體層橫向凹入，并在由此形成的凹入中形成犧牲柵；從第一豎直結構和第二豎直結構的表面向內驅入摻雜雜質；在襯底上形成隔離層；去除犧牲柵；在隔離層上繞第一豎直結構中的第二半導體層的至少部分外周形成柵堆疊；在第二豎直結構的表面上形成電容器電介質層和另一電容器電極。

根據本公開的另一方面，提供了一種電子設備，包括上述半導體裝置。

根據本公開的實施例，電容器電極可以與半導體器件的有源區一起限定，從而可以相對容易地制造小占用面積的電容器。

附圖說明

通過以下參照附圖對本公開實施例的描述，本公開的上述以及其他目的、特征和優點將更為清楚，在附圖中：

圖1至13示意性示出了根據本公開實施例的制造半導體器件的流程中的一些階段。

貫穿附圖，相同或相似的附圖標記表示相同或相似的部件。

具體實施方式

以下，將參照附圖來描述本公開的實施例。但是應該理解，這些描述只是示例性的，而并非要限制本公開的范圍。此外，在以下說明中，省略了對公知結構和技術的描述，以避免不必要地混淆本公開的概念。

在附圖中示出了根據本公開實施例的各種結構示意圖。這些圖并非是按比例繪制的，其中為了清楚表達的目的，放大了某些細節，并且可能省略了某些細節。圖中所示出的各種區域、層的形狀以及它們之間的相對大小、位置關系僅是示例性的，實際中可能由于制造公差或技術限制而有所偏差，并且本領域技術人員根據實際所需可以另外設計具有不同形狀、大小、相對位置的區域/層。