[發明專利]測試半導體裝置的結構及方法

在審

• 申請號: 202010140138.7
• 申請日: 2020-03-03
• 公開（公告）號: CN113345814A
• 公開（公告）日: 2021-09-03
• 發明（設計）人: 張碩文;郭政誠;鄭弘彬
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66;H01L23/544
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 李春秀

本發明實施例涉及測試半導體裝置的結構及方法。一種測試半導體裝置的方法包含：傳送時鐘信號到第一晶片的第一寄存器以及第二晶片的第二寄存器；在所述時鐘信號的第一邊緣時，經由所述第一寄存器傳送測試信號到第一待測裝置；經由所述第一晶片的第一墊傳送第一測量信號；在所述時鐘信號的第二邊緣時，經由所述第二寄存器傳送所述測試信號到第二待測裝置；及經由所述第二晶片的第二墊傳送第二測量信號，其中所述第一墊及所述第二墊在垂直方向上對齊。

技術領域

本發明實施例涉及測試半導體裝置的結構及方法。

背景技術

隨著技術發展，半導體裝置由于尺寸縮小、功能增加及電路變多而使得其設計及制造變得更加復雜。因此需要許多制造程序以實現這些微小及高效的半導體裝置。目前針對修改測試及制造半導體裝置的結構及方法一直存在大量需求，以便改進裝置的穩定性并減少制造成本及處理時間。

發明內容

根據本發明的實施例，一種測試半導體裝置的方法包含：傳送時鐘信號到第一晶片的第一寄存器以及第二晶片的第二寄存器；在所述時鐘信號的第一邊緣時，經由所述第一寄存器傳送測試信號到第一待測裝置；經由所述第一晶片的第一墊傳送第一測量信號；在所述時鐘信號的第二邊緣時，經由所述第二寄存器傳送所述測試信號到第二待測裝置；及經由所述第二晶片的第二墊傳送第二測量信號，其中所述第一墊及所述第二墊在垂直方向上對齊。

根據本發明的實施例，一種測試半導體裝置的方法，包含：傳送時鐘信號到第一晶片的第一寄存器及第二晶片的第二寄存器，其中所述第一晶片另包括第一待測裝置，所述第二晶片另包括第二待測裝置，并且所述第一晶片與所述第二晶片形成晶片堆疊；將測試信號傳送到所述第二寄存器；將所述測試信號在所述時鐘信號的第一時間經由所述第二寄存器傳送到所述第二待測裝置及所述第一寄存器；及在所述時鐘信號的第二時間將所述測試信號經由所述第一寄存器傳送到所述第一待測裝置，其中所述第二時間晚于所述第一時間。

根據本發明的實施例，一種半導體結構包括第一晶片及第二晶片。第一晶片包括多個第一半導體裝置以及第一分隔區域隔開所述第一半導體裝置，其中所述第一分隔區域包括第一墊、第一待測裝置及第一電路，所述第一電路經布置以根據測試信號測試所述第一待測裝置，并且所述第一墊經布置以傳送所述第一待測裝置的第一測量信號。第二晶片包括多個第二半導體裝置以及第二分隔區域隔開所述第二半導體裝置，其中所述第二分隔區域包括第二墊、第二待測裝置及第二電路，所述第二電路經布置以根據所述測試信號測試所述第二待測裝置，并且所述第二墊經布置以傳送所述第二待測裝置的第二測量信號。所述第一墊在垂直方向上對齊且電性連接所述第二墊，所述第一電路及所述第二電路更經布置以在不同時間測試所述第一待測裝置及所述第二待測裝置。

本揭露的各種目的、特征、方面與優勢將可從本發明優選實施例的具體實施方式、連同附圖而變得更明白，在附圖中的相同編號代表類似組件。

附圖說明

從下列具體實施方式、連同附圖將更了解本揭露的方面。應注意，根據業界的標準實務，各種特征件并未按實際比例繪制。事實上，為了清楚說明，各種特征件的尺寸可任意放大或縮小。

圖1A是根據本發明實施例的晶片堆疊示意圖。

圖1B是根據本發明實施例依照圖1A的測試結構的剖面圖。

圖2是根據本發明實施例的測試系統示意圖。

圖3是根據本發明實施例的晶片堆疊示意圖。

圖4A是根據本發明實施例的測試電路示意圖。

圖4B是根據本發明實施例的測試電路波形圖。

圖5是根據本發明實施例的測試方法流程圖。

圖6是根據本發明實施例的測試方法流程圖。

圖7是根據本發明實施例的半導體裝置制造方法流程圖。

具體實施方式