[發明專利]測試半導體裝置的結構及方法

在審

• 申請號: 202010140138.7
• 申請日: 2020-03-03
• 公開（公告）號: CN113345814A
• 公開（公告）日: 2021-09-03
• 發明（設計）人: 張碩文;郭政誠;鄭弘彬
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66;H01L23/544
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 李春秀

1.一種測試半導體裝置的方法，包含：

傳送時鐘信號到第一晶片的第一寄存器以及第二晶片的第二寄存器；

在所述時鐘信號的第一邊緣時，經由所述第一寄存器傳送測試信號到第一待測裝置；

經由所述第一晶片的第一墊傳送第一測量信號；

在所述時鐘信號的第二邊緣時，經由所述第二寄存器傳送所述測試信號到第二待測裝置；及

經由所述第二晶片的第二墊傳送第二測量信號，其中所述第一墊及所述第二墊在垂直方向上對齊。

2.根據權利要求1所述的方法，其中傳送時鐘信號到第一晶片的第一寄存器以及第二晶片的第二寄存器的步驟包含分別經由所述第一晶片的第三墊以及所述第二晶片的第四墊傳送所述時鐘信號到所述第一寄存器及第二寄存器，其中所述第三墊及所述第四墊在垂直方向上對齊。

3.根據權利要求1所述的方法，還包含將所述時鐘信號經過延遲時間后傳送到所述第一晶片的第三寄存器。

4.根據權利要求3所述的方法，其中所述第三寄存器的數據輸入端連接所述第二寄存器的數據輸出端。

5.一種測試半導體裝置的方法，包含：

傳送時鐘信號到第一晶片的第一寄存器及第二晶片的第二寄存器，其中所述第一晶片另包括第一待測裝置，所述第二晶片另包括第二待測裝置，并且所述第一晶片與所述第二晶片形成晶片堆疊；

將測試信號傳送到所述第二寄存器；

將所述測試信號在所述時鐘信號的第一時間經由所述第二寄存器傳送到所述第二待測裝置及所述第一寄存器；及

在所述時鐘信號的第二時間將所述測試信號經由所述第一寄存器傳送到所述第一待測裝置，其中所述第二時間晚于所述第一時間。

6.根據權利要求5所述的方法，其中所述第一時間是所述時鐘信號的第一邊緣并使延遲時間延遲，并且所述第二時間是所述時鐘信號的第二邊緣，所述第二邊緣與所述第一邊緣相距時間為所述時鐘信號的周期。

7.根據權利要求5所述的方法，還包括經由所述第一晶片的第一墊傳送所述第一待測裝置的第一測量信號，以及經由所述第二晶片的第二墊傳送所述第二待測裝置的第二測量信號。

8.根據權利要求5所述的方法，其中將所述測試信號在所述時鐘信號的第一時間經由所述第二寄存器傳送到所述第一寄存器包括將所述測試信號經由所述第一寄存器的數據輸出端、所述第二晶片的第三墊以及所述第一晶片的第四墊傳送到所述第一寄存器，其中所述第三墊及所述第四墊在垂直方向上重疊。

9.一種半導體結構，其包含：

第一晶片，包括多個第一半導體裝置以及第一分隔區域隔開所述第一半導體裝置，其中所述第一分隔區域包括第一墊、第一待測裝置及第一電路，所述第一電路經布置以根據測試信號測試所述第一待測裝置，并且所述第一墊經布置以傳送所述第一待測裝置的第一測量信號；及

第二晶片，包括多個第二半導體裝置以及第二分隔區域隔開所述第二半導體裝置，其中所述第二分隔區域包括第二墊、第二待測裝置及第二電路，所述第二電路經布置以根據所述測試信號測試所述第二待測裝置，并且所述第二墊經布置以傳送所述第二待測裝置的第二測量信號，

其中所述第一墊在垂直方向上對齊且電性連接所述第二墊，所述第一電路及所述第二電路更經布置以在不同時間測試所述第一待測裝置及所述第二待測裝置。

10.根據權利要求9所述的半導體結構，其中所述第一電路還包括：

寄存器，經布置經接收所述測試信號；以及

延遲單元，經布置經由第一晶片的第三墊接收時鐘信號并傳送所述時鐘信號到所述寄存器。