[發明專利]一種基于FPGA的抗DPA攻擊的AES加密方法

在審

• 申請號: 202010136860.3
• 申請日: 2020-03-02
• 公開（公告）號: CN111385290A
• 公開（公告）日: 2020-07-07
• 發明（設計）人: 黃繼業;劉鵬;高明裕;金昊炫;呂群芳;楊宇翔;何志偉;董哲康
• 申請（專利權）人: 杭州電子科技大學
• 主分類號: H04L29/06
• 分類號: H04L29/06;H04L9/06;H04L9/08
• 代理公司: 浙江永鼎律師事務所 33233
• 代理人: 陸永強

1.一種基于FPGA的抗DPA攻擊的AES加密方法，包括以下步驟：

S10，掩碼選擇模塊將明文與隨機掩碼進行明文掩碼操作；

S20，送入數據加密流水線和密鑰擴展流水線對數據進行加密；

S30，掩碼解除模塊解除隨機掩碼對加密數據的影響；

所述S10，S20，S30步驟中，明文m長度為固定128bit，密鑰k長度為128bit或192bit或256bit；將m和k首先以Byte為單位劃分為mi，ki，將mi和ki排列為以4Byte為一列的矩陣，將矩陣的第i列各記為Mi，Ki；

所述S10中，掩碼選擇模塊包括計數器，和掩碼選擇器；其中計數器模擬隨機數生成器；掩碼選擇器根據計數器的計數值，選擇相應的掩碼傳送給掩碼解除模塊；

所述S20中，密鑰擴展流水線為數據加密流水線提供輪密鑰，其中數據加密流水線包括若干輪函數模塊，每個輪函數模塊包括字節替換單元、行移位單元、列混淆單元和輪密鑰加單元；密鑰擴展流水線包括若干輪密鑰生成模塊，每個輪密鑰生成模塊包括簡單密鑰擴展單元和復雜密鑰擴展單元，密鑰擴展輪數分為i mod 4！＝0和i mod 4＝＝0兩部分；

所述S30中，掩碼解除模塊將S20的輸出數據異或S10傳送過來的掩碼值，將數據還原為原始加密狀態。

2.根據權利要求1所述的方法，其特征在于，在所述S10包括隨機數模擬和掩碼生成，包括以下步驟：

S11，計數器模擬隨機數，計數值為cnt。

S12，掩碼生成單元根據cnt產生相應的128位掩碼值mask_long和與mask_long一一對應的掩碼號mask_num。

3.根據權利要求1所述的方法，其特征在于，在所述S20中，包括輪函數和密鑰擴展，輪函次數和密鑰擴展次數由明文長度和密鑰長度共同決定，字節替換單元根據mask_num選擇相應的字節替換表sTable_mask，對密文c進行字節替換。

4.根據權利要求3所述的方法，其特征在于，所述sTable_mask的計算方法為，假設待替換字節為x1i，則有每個sTable_mask大小為256Byte。

5.根據權利要求4所述的方法，其特征在于，將所述sTable_mask按自然增長的順序存儲在一個rom中，記為sTable_new，大小為掩碼總數量*256Byte；根據mask_num和前級數據的值對sTable_new進行字節替換操作。

6.根據權利要求3所述的方法，其特征在于，所述字節替換單元的替換方法為，根據mask_num值選定待查sTable_mask在sTable_new中的地址范圍，再根據x1i作為sTable_new相應的地址，讀rom。

7.根據權利要求1所述的方法，其特征在于，所述行移位單元，將字節替換完成后的數據以Byte為單位排列為以4Byte為一列的矩陣，將矩陣的每行以字節單位循環移位。

8.根據權利要求1所述的方法，其特征在于，所述列混淆單元，為矩陣H和X相乘，將所述矩陣H中的03元素進行拆分，即03＝01+02，將相乘操作轉換為移位異或操作，如果該值的最高位為1，則再將移位后的結果異或0x1b。

9.根據權利要求1所述的方法，其特征在于，所述輪密鑰加單元，將輪密鑰值與前級輸出的數據進行異或操作，得到本級數據；所述輪密鑰生成模塊，前4列密鑰為種子密鑰，對于之后的密鑰，當i mod 4！＝0時，有反之有

10.根據權利要求9所述的方法，其特征在于，所述RotByte(·)為循環上移1Byte操作；所述sTable_Origin(·)是以·的值為地址對sTable_Origin進行Rom查表操作。