[發明專利]半導體存儲裝置的試驗裝置以及試驗方法

有效

• 申請號: 202010135977.X
• 申請日: 2020-03-02
• 公開（公告）號: CN111724853B
• 公開（公告）日: 2022-06-07
• 發明（設計）人: 廣津壽一;伊藤大貴
• 申請（專利權）人: 華邦電子股份有限公司
• 主分類號: G11C29/56
• 分類號: G11C29/56;H01L27/11
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 羅英;劉芳

1.一種試驗裝置，其特征在于，試驗裝置是對如下的半導體存儲裝置進行試驗的試驗裝置，所述半導體存儲裝置包括：

存儲器單元數組，具有多個存儲器單元，所述存儲器單元包含具備多個互補金屬氧化物半導體的鎖存電路與一對N型的存取用晶體管，所述一對N型的存取用晶體管的各柵極與字線連接，一側的各端子與一對位線分別連接，另一側的各端子與鎖存電路的第一連接節點及第二連接節點分別連接；

字線選擇電路，根據行地址來選擇字線；以及

位線選擇電路，根據列地址來選擇一對位線；

所述試驗裝置包括：

連接部件，將電阻與由所述字線選擇電路及所述位線選擇電路經選擇的存儲器單元的一側的位線連接；

施加部件，以所述經選擇的存儲器單元的經選擇的晶體管與所述電阻構成源極跟隨器電路的方式，對經選擇的字線、所述電阻、所述鎖存電路的P型晶體管的源極/漏極側的第一端子及第一基板端子、以及N型晶體管的源極/漏極側的第二端子及第二基板端子分別施加電壓；

輸入電壓施加部件，對構成所述源極跟隨器電路的晶體管的柵極施加輸入電壓；以及

輸出電壓輸入部件，輸入從構成所述源極跟隨器電路的晶體管的源極中輸出的輸出電壓。

2.根據權利要求1所述的試驗裝置，其特征在于，當所述經選擇的晶體管為所述鎖存電路的P型晶體管時，所述施加部件對經選擇的字線施加比電源電壓高的電壓，對與所述電阻連接的一側的位線施加電源電壓，對第一端子施加接地電壓，對第二端子施加所述輸入電壓，對第一基板端子施加電源電壓，對第二基板端子施加接地電壓。

3.根據權利要求1所述的試驗裝置，其特征在于，當所述經選擇的晶體管為所述鎖存電路的N型晶體管時，所述施加部件對字線施加比電源電壓高的電壓，對所述電阻施加接地電壓，對第一端子施加所述輸入電壓，對第二端子施加電源電壓，對第一基板端子施加電源電壓，對第二基板端子施加接地電壓。

4.根據權利要求1所述的試驗裝置，其特征在于，當所述經選擇的晶體管為存取用晶體管時，所述施加部件對所述電阻施加接地電壓，對另一側的位線、第一端子、第二端子及第一基板端子施加電源電壓，對第二基板端子施加接地電壓。

5.根據權利要求1至4中任一項所述的試驗裝置，其特征在于，所述輸入電壓是在接地電壓與電源電壓之間變化的電壓。

6.根據權利要求1至4中任一項所述的試驗裝置，其特征在于，還包括將用于選擇存儲器單元的行地址及列地址供給至所述字線選擇電路及所述位線選擇電路中的部件。

7.一種試驗方法，其特征在于，試驗方法是如下的半導體存儲裝置的試驗方法，所述半導體存儲裝置包括：存儲器單元數組，包含多個存儲器單元，所述存儲器單元包含具備多個互補金屬氧化物半導體型的鎖存電路與一對N型的存取用晶體管，所述一對N型的存取用晶體管的各柵極與字線連接，一側的各端子與一對位線分別連接，另一側的各端子與鎖存電路的第一連接節點及第二連接節點分別連接；字線選擇電路，根據行地址來選擇字線；以及位線選擇電路，根據列地址來選擇一對位線；所述試驗方法包括：

通過所述字線選擇電路及所述位線選擇電路來選擇存儲器單元的步驟；

將電阻與經選擇的存儲器單元的一側的位線連接的步驟；

以所述經選擇的存儲器單元的經選擇的晶體管與所述電阻構成源極跟隨器電路的方式，對經選擇的字線、所述電阻、所述鎖存電路的P型晶體管的源極/漏極側的第一端子及第一基板端子、以及N型晶體管的源極/漏極側的第二端子及第二基板端子分別施加電壓的步驟；

對構成所述源極跟隨器電路的晶體管的柵極施加輸入電壓的步驟；以及

輸入從構成所述源極跟隨器電路的晶體管的源極中輸出的輸出電壓的步驟。

8.根據權利要求7所述的試驗方法，其特征在于，還包括為了選擇存儲器單元，而將行地址及列地址供給至所述字線選擇電路及所述位線選擇電路中的步驟。