[發明專利]一種基于憶阻器的圖像傳感器及其進行卷積運算的方法

有效

• 申請號: 202010135841.9
• 申請日: 2020-03-02
• 公開（公告）號: CN111464764B
• 公開（公告）日: 2022-10-14
• 發明（設計）人: 段杰斌;郭令儀;李琛;沈靈;郭奧
• 申請（專利權）人: 上海集成電路研發中心有限公司
• 主分類號: H04N5/374
• 分類號: H04N5/374;H04N5/369;G06N3/04;G06N3/063
• 代理公司: 上海天辰知識產權代理事務所(特殊普通合伙) 31275
• 代理人: 吳世華;馬盼

本發明公開了一種基于憶阻器的圖像傳感器，包括像素芯片和運算芯片，所述像素芯片包括M行N列個像素單元，所述運算芯片包括選擇單元和M行N列個運算單元，所述運算單元中包括C個并聯的憶阻器；所述像素單元和運算單元一一對應，且所述像素單元的輸出端連接所述運算單元的輸入端，所述選擇單元包括N?1個開關，所述第n開關的兩端分別連接第n列運算單元輸出端和第n+1列運算單元輸出端。本發明提供的一種基于憶阻器的圖像傳感器及其進行卷積運算的方法，將像素單元輸出的模擬信號直接參與運算，省略了模數轉換的過程，節省了圖像傳感器的功耗，并提高了圖像傳感器的運算效率。

技術領域

本發明涉及圖像傳感器領域，具體涉及一種基于憶阻器的圖像傳感器及其進行卷積運算的方法。

背景技術

近年來，隨著運算處理器和存儲器工藝提升差的變大，馮諾依曼架構下存儲墻剪刀叉不斷增大，訪存功耗墻問題也日益突出，由于人工智能應用存在高訪存、高并行、低精度的特點，馮諾依曼架構愈發難以滿足人工智能發展要求，學界和工業界逐漸將目光轉向存算一體架構。

在人工智能算法中，涉及到大量矩陣乘加運算任務，傳統計算芯片是把輸入數據和權重從存儲器依次讀出然后依次送至運算單元一一計算，這種方式需要進行數據搬運，必然存在功耗的增加和速度的降低。存算一體的基本思想是存儲器不僅存儲數據，還直接參與運算過程，數據不需要來回搬運，由此打破了訪存功耗墻的問題。目前常見的做法是采用交叉開關矩陣(CROSSBAR)，將需要做矩陣乘加運算的權值存儲在憶阻器陣列上，然后將數字輸入信號通過數模轉換器轉為模擬信號，然后在憶阻器陣列上轉換為多個電流的和，實現輸入信號與憶阻器電導的乘法，由此實現矩陣乘加運算。

采用上述方法的存算一體技術，對于用于圖像處理的人工智能應用，需要將圖像傳感器輸出的數字圖像信號首先轉換為模擬信號，參與完乘加運算后再將電流信號轉為數字信號。存在步驟復雜，延時和功耗較高的問題。

發明內容

本發明的目的是提供一種基于憶阻器的圖像傳感器及其進行卷積運算的方法，將像素單元輸出的模擬信號直接參與運算，省略了模數轉換的過程，節省了圖像傳感器的功耗，并提高了圖像傳感器的運算效率。

為了實現上述目的，本發明采用如下技術方案：.一種基于憶阻器的圖像傳感器，包括像素芯片和運算芯片，所述像素芯片包括M行N列個像素單元，所述運算芯片包括選擇單元和M行N列個運算單元，所述運算單元中包括C個并聯的憶阻器；所述像素單元和運算單元一一對應，且所述像素單元的輸出端連接所述運算單元的輸入端，所述選擇單元包括N-1個開關，所述第n開關的兩端分別連接第n列運算單元輸出端和第n+1列運算單元輸出端；通過控制行選信號、列選信號以及選擇單元中開關的狀態，所述運算芯片對像素芯片的輸出電壓進行卷積運算；其中，M和N為大于0的整數，C為大于0的整數，n為大于0小于N的整數。

進一步地，所述運算單元包括譯碼器和憶阻器陣列，所述憶阻器陣列包括C個MOS管和C個憶阻器，其中，所述譯碼器的低C位輸出端分別連接C個MOS管的柵極，所述C個MOS管的源極共同連接至所述運算單元的輸入端，所述C個MOS管的漏極分別連接C個憶阻器的一端，C個憶阻器的另一端共同連接至運算單元的輸出端。

進一步地，所述譯碼器還包括使能輸入端，所述使能輸入端連接與門輸出端，所述與門輸入端分別連接行選信號和列選信號。

進一步地，所述譯碼器為D位譯碼器，且2^D≥C，D為正整數。

進一步地，所述運算芯片對像素芯片的輸出電壓進行卷積運算，卷積運算的卷積核為A×B的矩陣，且A×B＝C；A和B均為大于0的整數。

進一步地，所述M行N列個運算單元中第c個憶阻器對應的電阻值相同，c為大于0小于等于C的整數。