[發明專利]一種基于憶阻器的圖像傳感器及其進行卷積運算的方法

有效

• 申請號: 202010135841.9
• 申請日: 2020-03-02
• 公開（公告）號: CN111464764B
• 公開（公告）日: 2022-10-14
• 發明（設計）人: 段杰斌;郭令儀;李琛;沈靈;郭奧
• 申請（專利權）人: 上海集成電路研發中心有限公司
• 主分類號: H04N5/374
• 分類號: H04N5/374;H04N5/369;G06N3/04;G06N3/063
• 代理公司: 上海天辰知識產權代理事務所(特殊普通合伙) 31275
• 代理人: 吳世華;馬盼

1.一種基于憶阻器的圖像傳感器，其特征在于，包括像素芯片和運算芯片，所述像素芯片包括M行N列個像素單元，所述運算芯片包括選擇單元和M行N列個運算單元，所述運算單元中包括C個并聯的憶阻器；所述像素單元和運算單元一一對應，且所述像素單元的輸出端連接所述運算單元的輸入端，所述選擇單元包括N-1個開關，第n開關的兩端分別連接第n列運算單元輸出端和第n+1列運算單元輸出端；通過控制行選信號、列選信號以及選擇單元中開關的狀態，所述運算芯片對像素芯片的輸出電壓進行卷積運算；其中，M和N為大于0的整數，C為大于0的整數，n為大于0小于N的整數；

所述運算單元包括譯碼器和憶阻器陣列，所述憶阻器陣列包括C個MOS管和C個憶阻器，其中，所述譯碼器的低C位輸出端分別連接C個MOS管的柵極，所述C個MOS管的源極共同連接至所述運算單元的輸入端，所述C個MOS管的漏極分別連接C個憶阻器的一端，C個憶阻器的另一端共同連接至運算單元的輸出端。

2.根據權利要求1所述的一種基于憶阻器的圖像傳感器，其特征在于，所述譯碼器還包括使能輸入端，所述使能輸入端連接與門輸出端，所述與門輸入端分別連接行選信號和列選信號。

3.根據權利要求1所述的一種基于憶阻器的圖像傳感器，其特征在于，所述譯碼器為D位譯碼器，且2^D≥C，D為正整數。

4.根據權利要求1所述的一種基于憶阻器的圖像傳感器，其特征在于，所述運算芯片對像素芯片的輸出電壓進行卷積運算，卷積運算的卷積核為A×B的矩陣，且A×B＝C；A和B均為大于0的整數。

5.根據權利要求1所述的一種基于憶阻器的圖像傳感器，其特征在于，所述M行N列個運算單元中第c個憶阻器對應的電阻值相同，c為大于0小于等于C的整數。

6.根據權利要求1所述的一種基于憶阻器的圖像傳感器，其特征在于，所述像素單元包括光電二極管、MOS管M11、MOS管M12和模擬緩沖器，所述光電二極管的陽極連接電源負極，陰極連接所述MOS管M11的源極，所述MOS管M11的柵極連接控制信號TX，漏極連接所述MOS管M12的源極和模擬緩沖器的輸入端，所述MOS管M12的漏極連接電源，柵極連接控制信號RST，所述模擬緩沖器的輸出端為該像素單元的輸出端。

7.根據權利要求1所述的一種基于憶阻器的圖像傳感器，其特征在于，所述像素芯片和運算芯片通過3D堆疊工藝互連。

8.采用權利要求1所述的圖像傳感器進行卷積運算的方法，其特征在于，包括如下步驟：

S01：行選信號選中B行相鄰的像素單元，列選信號選中A列相鄰的像素單元，與A×B個像素單元對應的A×B個運算單元分別選中不同的憶阻器，A列像素單元之間的對應的開關導通，使得A列像素單元的輸出端連接在一起，輸出卷積運算結果；其中，A×B＝C；A和B均為大于0的整數；

S02：重復步驟S01，直至完成M行N列像素單元的卷積運算，得到(M-A+1)×(N-B+1)的卷積陣列。