[發明專利]點積引擎憶阻器交叉開關陣列、系統和存儲介質

有效

• 申請號: 202010130462.0
• 申請日: 2020-02-28
• 公開（公告）號: CN111755062B
• 公開（公告）日: 2022-04-19
• 發明（設計）人: A·S·沙瑪;J·P·斯特羅恩;C·格雷夫斯;S·庫瑪;C·韋爾納;M·福汀
• 申請（專利權）人: 慧與發展有限責任合伙企業
• 主分類號: G11C29/42
• 分類號: G11C29/42;G11C29/50;G11C16/10
• 代理公司: 北京市漢坤律師事務所 11602
• 代理人: 魏小薇;吳麗麗

本公開涉及自修復點積引擎。一種DPE憶阻器交叉開關陣列系統包括多個分區憶阻器交叉開關陣列。所述多個分區憶阻器交叉開關陣列中的每一個包括主憶阻器交叉開關陣列和后備憶阻器交叉開關陣列。所述后備憶阻器交叉開關陣列包括在數學上與所述主憶阻器交叉開關陣列內的值相關的值。另外，所述多個分區憶阻器交叉開關陣列包括耦接到所述多個分區憶阻器交叉開關陣列的共享模擬電路塊。所述共享模擬電路塊用于確定由所述多個分區憶阻器交叉開關陣列中的至少一個分區憶阻器交叉開關陣列生成的電壓值的點積值。

技術領域

本公開涉及點積引擎。

背景技術

盡管當前存在用于檢測和校正錯誤(error)的技術，但是這些技術限于例如有限的一組錯誤和諸如用于多層神經網絡計算的模擬系統之類的系統。然而，增強可靠性和恢復力(包括神經網絡加速器和其他基于點積引擎(DPE)的矩陣運算(例如，離散傅里葉變換或圖像濾波)的可靠性和恢復力)的錯誤檢測和校正編碼方案尚未實現。由于人腦由10¹¹個神經元量級的突觸連接構成，因此預期深度神經網絡中的突觸操作的大小將增長到巨大規模。隨著神經網絡加速器的使用不斷擴展到新的使用場景，提高系統可靠性和恢復力的錯誤檢測和校正編碼將變得極其重要。

發明內容

根據本公開的一個方面，提供了一種點積引擎DPE憶阻器交叉開關陣列，包括：分區憶阻器交叉開關陣列，所述分區憶阻器交叉開關陣列包括：主憶阻器交叉開關陣列；以及后備憶阻器交叉開關陣列，其中，所述后備憶阻器交叉開關陣列包括在數學上與在所述主憶阻器交叉開關陣列內編程的值相關的值；以及一組模擬電路，該組模擬電路耦接到所述分區憶阻器交叉開關陣列。

根據本公開的另一方面，提供了一種點積引擎DPE憶阻器交叉開關陣列系統，包括：多個分區憶阻器交叉開關陣列，所述多個分區憶阻器交叉開關陣列中的每個分區憶阻器交叉開關陣列包括：主憶阻器交叉開關陣列；以及后備憶阻器交叉開關陣列，其中，所述后備憶阻器交叉開關陣列包括在數學上與在所述主憶阻器交叉開關陣列內編程的值相關的值；以及共享模擬電路塊，所述共享模擬電路塊耦接到所述多個分區憶阻器交叉開關陣列，并且所述共享模擬電路塊用于確定由所述多個分區憶阻器交叉開關陣列中的至少一個分區憶阻器交叉開關陣列生成的電氣值的點積值。

根據本公開的另一方面，提供了一種非暫態計算機可讀介質，包括存儲在其上的計算機可執行指令，所述指令在由一個或多個處理單元執行時使所述一個或多個處理單元執行以下操作：部署分區點積引擎DPE憶阻器交叉開關陣列系統，所述DPE憶阻器交叉開關陣列系統包括：多個憶阻器交叉開關陣列；以及共享模擬電路塊，所述共享模擬電路塊耦接到所述多個憶阻器交叉開關陣列；檢測由所述部署生成的錯誤；響應于檢測到所述錯誤，確定所檢測到的錯誤的錯誤分類；以及根據所確定的錯誤分類，對所述多個憶阻器交叉開關陣列中的至少一個制定校正動作。

附圖說明

當結合附圖閱讀時，從以下詳細描述中將最佳地理解本公開。需要強調的是，根據行業中的標準實踐，各種特征未按比例繪制。實際上，為了論述清楚，各種特征的尺寸可以任意增大或減小。

圖1是根據本公開的一個或多個實施方式的憶阻器交叉開關陣列的示意圖。

圖2是根據本公開的一個或多個實施方式的實施用于容錯DPE的編碼方案的憶阻器交叉開關陣列的示意圖。

圖3是根據本公開的一個或多個實施方式的自修復DPE系統的架構。

圖4描繪了根據本公開的一個或多個實施方式的自修復狀態機過程流。

圖5A描繪了根據本公開的一個或多個實施方式的經編碼DPE。

圖5B描繪了圖5A的具有故障憶阻器器件的經編碼DPE。

圖6是要在圖3中所圖示的自修復點積引擎系統內共享的備用電容器池的示意圖。

圖7是根據本公開的一個或多個實施方式的跨阻放大器的圖示。