[發明專利]點積引擎憶阻器交叉開關陣列、系統和存儲介質有效
| 申請號： | 202010130462.0 | 申請日： | 2020-02-28 |
| 公開（公告）號： | CN111755062B | 公開（公告）日： | 2022-04-19 |
| 發明（設計）人： | A·S·沙瑪;J·P·斯特羅恩;C·格雷夫斯;S·庫瑪;C·韋爾納;M·福汀 | 申請（專利權）人： | 慧與發展有限責任合伙企業 |
| 主分類號： | G11C29/42 | 分類號： | G11C29/42;G11C29/50;G11C16/10 |
| 代理公司： | 北京市漢坤律師事務所 11602 | 代理人： | 魏小薇;吳麗麗 |
| 地址： | 美國德*** | 國省代碼： | 暫無信息 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 引擎 憶阻器 交叉 開關 陣列 系統 存儲 介質 | ||
1.一種點積引擎DPE憶阻器交叉開關陣列，包括：
分區憶阻器交叉開關陣列，所述分區憶阻器交叉開關陣列包括：
主憶阻器交叉開關陣列；以及
后備憶阻器交叉開關陣列，
其中，所述后備憶阻器交叉開關陣列包括在數學上與在所述主憶阻器交叉開關陣列內編程的值相關的值；以及
一組模擬電路，該組模擬電路耦接到所述分區憶阻器交叉開關陣列。
2.如權利要求1所述的DPE憶阻器交叉開關陣列，其中，所述主憶阻器交叉開關陣列的大小大于所述后備憶阻器交叉開關陣列的大小。
3.如權利要求2所述的DPE憶阻器交叉開關陣列，其中，所述主憶阻器交叉開關陣列和所述后備憶阻器交叉開關陣列具有行數相等的憶阻器器件。
4.如權利要求1所述的DPE憶阻器交叉開關陣列，其中，所述主憶阻器交叉開關陣列包括憶阻器器件的操作列，所述后備憶阻器交叉開關陣列包括憶阻器器件的備用列。
5.如權利要求1所述的DPE憶阻器交叉開關陣列，其中，所述分區憶阻器交叉開關陣列包括可編程為至少256個狀態的憶阻器器件。
6.如權利要求1所述的DPE憶阻器交叉開關陣列，其中，該組模擬電路包括能夠操作用于確定所述主憶阻器交叉開關陣列的每個憶阻器列的點積值的放大器和一組模數轉換器。
7.一種點積引擎DPE憶阻器交叉開關陣列系統，包括：
多個分區憶阻器交叉開關陣列，所述多個分區憶阻器交叉開關陣列中的每個分區憶阻器交叉開關陣列包括：
主憶阻器交叉開關陣列；以及
后備憶阻器交叉開關陣列，其中，所述后備憶阻器交叉開關陣列包括在數學上與在所述主憶阻器交叉開關陣列內編程的值相關的值；以及
共享模擬電路塊，所述共享模擬電路塊耦接到所述多個分區憶阻器交叉開關陣列，并且所述共享模擬電路塊用于確定由所述多個分區憶阻器交叉開關陣列中的至少一個分區憶阻器交叉開關陣列生成的電氣值的點積值。
8.如權利要求7所述的DPE憶阻器交叉開關陣列系統，進一步包括錯誤檢測和校正邏輯塊，所述錯誤檢測和校正邏輯塊耦接到所述多個分區憶阻器交叉開關陣列，并且所述錯誤檢測和校正邏輯塊能夠操作用于響應于所檢測到的錯誤而對所述多個分區憶阻器交叉開關陣列中的至少一個分區憶阻器交叉開關陣列實施校正動作。
9.如權利要求8所述的DPE憶阻器交叉開關陣列系統，進一步包括狀態機塊，所述狀態機塊耦接到所述共享模擬電路塊以及所述錯誤檢測和校正邏輯塊，所述狀態機塊用于記錄在部署期間與所述多個分區憶阻器交叉開關陣列相關聯的錯誤和校正活動。
10.如權利要求9所述的DPE憶阻器交叉開關陣列系統，其中，所述狀態機塊進一步啟動對所檢測到的錯誤和所檢測到的具有潛在錯誤的輸入模式的響應動作。
11.如權利要求9所述的DPE憶阻器交叉開關陣列系統，其中，所述狀態機塊進一步啟動對所檢測到的錯誤的響應以調制關鍵電路參數并由此確定無錯誤操作的最佳操作點，其中所述對所檢測到的錯誤的響應由自檢和表征過程構成。
12.如權利要求7所述的DPE憶阻器交叉開關陣列系統，其中，所述多個分區憶阻器交叉開關陣列包括用已知值編程的至少一個專用測試憶阻器交叉開關陣列。
13.如權利要求7所述的DPE憶阻器交叉開關陣列系統，其中，所述共享模擬電路塊包括一組跨阻放大器TIA和模數轉換器ADC。
14.如權利要求7所述的DPE憶阻器交叉開關陣列系統，進一步包括備用共享模擬電路塊，所述備用共享模擬電路塊包括一組跨阻放大器TIA和模數轉換器ADC。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于慧與發展有限責任合伙企業，未經慧與發展有限責任合伙企業許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202010130462.0/1.html，轉載請聲明來源鉆瓜專利網。
