[發明專利]半導體結構及其形成方法

有效

• 申請號: 202010130459.9
• 申請日: 2020-02-28
• 公開（公告）號: CN113327980B
• 公開（公告）日: 2023-03-28
• 發明（設計）人: 紀世良;劉盼盼;張海洋
• 申請（專利權）人: 中芯國際集成電路制造（天津）有限公司;中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L21/768
• 代理公司: 上海知錦知識產權代理事務所(特殊普通合伙) 31327
• 代理人: 高靜

1.一種半導體結構的形成方法，其特征在于，包括：

提供基底，所述基底上形成有偽柵結構，所述偽柵結構的側壁形成有側墻，所述偽柵結構和側墻露出的所述基底上形成有介質層，所述介質層露出所述偽柵結構的頂部；

去除部分高度的所述側墻，形成剩余側墻；

形成所述剩余側墻后，去除所述偽柵結構，在所述介質層中形成柵極開口，所述柵極開口適于形成器件柵結構；

去除所述偽柵結構的步驟包括：采用遠程等離子體刻蝕工藝，去除所述剩余側墻露出的所述偽柵結構，用于控制對所述偽柵結構的刻蝕量；在所述遠程等離子體刻蝕工藝后，采用濕法刻蝕工藝，去除剩余的所述偽柵結構。

2.如權利要求1所述的半導體結構的形成方法，其特征在于，采用刻蝕工藝，去除部分高度的所述側墻，所述刻蝕工藝對所述側墻和偽柵結構的刻蝕選擇比大于或等于3，所述刻蝕工藝對所述側墻和介質層的刻蝕選擇比大于或等于3。

3.如權利要求1所述的半導體結構的形成方法，其特征在于，采用等離子體干法刻蝕工藝，去除部分高度的所述側墻。

4.如權利要求1所述的半導體結構的形成方法，其特征在于，所述提供基底的步驟中，所述基底包括襯底以及凸出于所述襯底的鰭部；

所述偽柵結構橫跨所述鰭部，且覆蓋所述鰭部的部分頂部和部分側壁。

5.如權利要求4所述的半導體結構的形成方法，其特征在于，去除部分高度的所述側墻的步驟中，所述剩余側墻的頂部高于所述鰭部的頂部，且所述剩余側墻的頂部至所述鰭部的頂部的距離至少為5納米。

6.如權利要求5所述的半導體結構的形成方法，其特征在于，所述剩余側墻的頂部至所述鰭部的頂部的距離為5納米至9納米。

7.如權利要求1所述的半導體結構的形成方法，其特征在于，去除所述偽柵結構后，所述形成方法還包括：在所述柵極開口中形成器件柵結構，所述器件柵結構為金屬柵結構。