[發明專利]一種超薄堆疊封裝方式

在審

• 申請號: 202010128854.3
• 申請日: 2020-02-28
• 公開（公告）號: CN111341679A
• 公開（公告）日: 2020-06-26
• 發明（設計）人: 郁發新;馮光建;王永河;馬飛;程明芳
• 申請（專利權）人: 浙江集邁科微電子有限公司
• 主分類號: H01L21/60
• 分類號: H01L21/60;H01L21/54;H01L21/56;H01L21/768
• 代理公司: 杭州天昊專利代理事務所(特殊普通合伙) 33283
• 代理人: 董世博

本發明公開了一種超薄堆疊封裝方式，包括以下步驟：A，在轉接板表面挖凹槽，嵌入不同厚度的芯片，芯片和凹槽的縫隙灌入膠體；B，減薄轉接板表面，減薄轉接板背面，刻蝕硅材質使芯片PAD露出；C，沉積鈍化層，刻蝕鈍化層使芯片PAD露出，在芯片表面做RDL和焊盤；D，把多層轉接板通過中間層做晶圓級鍵合，在晶圓表面做TSV孔，TSV孔內填充金屬；E，轉接板正面做CMP去除表面金屬，做RDL互聯線，做bump得到最終封裝結構。

技術領域

本發明屬于半導體技術領域，具體涉及一種超薄堆疊封裝方式。

背景技術

隨著三維封裝技術的發展，多層堆疊封裝技術應用廣泛，從一開始的閃存芯片工藝到后來的DRAM，以至于后面索尼的CIS也采用BSI STACKED工藝來做，產品無論是體積重量還是性能都有的大幅度提高。

但是多層堆疊芯片需要用到尺寸相同的晶圓來做堆疊，良率難控制，且在芯片設計的時候就要考慮多層堆疊的技術難點，對設計公司和晶圓制造公司都難度較大，同時堆疊后的晶圓厚度較大，不適應現在終端越來越薄的需求。但是隨著SIP超薄封裝的要求越來越嚴格，越來越多的不同晶圓大小不同厚度的晶圓被用來做堆疊，傳統的工藝不能滿足。

發明內容

本發明要解決的技術問題是提供一種超薄堆疊封裝方式。

為解決上述技術問題，本發明采用如下的技術方案：

一種超薄堆疊封裝方式，包括以下步驟：

A，在轉接板表面挖凹槽，嵌入不同厚度的芯片，芯片和凹槽的縫隙灌入膠體；

B，減薄轉接板表面，減薄轉接板背面，刻蝕硅材質使芯片PAD露出；

C，沉積鈍化層，刻蝕鈍化層使芯片PAD露出，在芯片表面做RDL和焊盤；

D，把多層轉接板通過中間層做晶圓級鍵合，在晶圓表面做TSV孔，TSV孔內填充金屬；

E，轉接板正面做CMP去除表面金屬，做RDL互聯線，做bump得到最終封裝結構。

優選地，所述步驟A具體包括：

在硅轉接板刻蝕出空腔，特殊形貌的空腔采用濕法腐蝕的方式；空腔深度范圍在100nm到700um之間，形狀包括方形，圓形，橢圓形和三角形，側壁是垂直的，或者是有斜坡的；

把不同厚度的芯片用膠粘的方式嵌入到凹槽中，芯片PAD互聯面朝下，在凹槽中填充膠體使芯片和凹槽縫隙被填滿。

優選地，所述步驟C具體包括：

在晶圓開凹槽一面沉積鈍化層，然后刻蝕鈍化層使PAD露出，通過光刻和電鍍工藝制作RDL使凹槽中PAD電性被引出。

優選地，所述步驟D具體包括：

通過粘貼工藝把多層減薄后的轉接板堆疊，堆疊方式包括晶圓級膠粘鍵合，也包括晶圓級金屬熔融鍵合；

通過光刻和干法刻蝕的工藝在晶圓表面做TSV孔，沉積鈍化層，打開焊盤底部金屬，做種子層沉積，電鍍金屬得到互聯RDL。

優選地，堆疊層數大于3層。

采用本發明具有如下的有益效果：從不同大小不同后的晶圓上取測試完成的芯片，進行重新排布嵌入到挖有空腔的轉接板上，避免了芯片的良率問題，同時對轉接板模組進行整體減薄并重新定義出焊盤，然后通過TSV的工藝使焊盤電信號引出，實現了多層堆疊模組厚度減少目的。

附圖說明

圖1a為本發明實施例的在硅轉接板刻蝕出空腔的結構示意圖；

圖1b為本發明實施例在凹槽中填充膠體使芯片和凹槽縫隙被填滿的結構示意圖；