[發明專利]運算電路

在審

• 申請號: 202010126709.1
• 申請日: 2020-02-28
• 公開（公告）號: CN112541582A
• 公開（公告）日: 2021-03-23
• 發明（設計）人: 西澤政則
• 申請（專利權）人: 株式會社東芝;東芝電子元件及存儲裝置株式會社
• 主分類號: G06N3/063
• 分類號: G06N3/063
• 代理公司: 中國貿促會專利商標事務所有限公司 11038
• 代理人: 肖靖

1.一種運算電路，進行sigmoid函數的運算，其中，所述運算電路具備：

第1電路，當在以所述sigmoid函數中的自然對數的底e為基數的指數運算中指數為負數的情況下，將所述指數設為正數而進行計算，輸出第1計算結果；以及

第2電路，從1減去基于所述第1電路的所述第1計算結果，輸出相減值。

2.根據權利要求1所述的運算電路，其中，

所述第1電路當在所述指數運算中所述指數為正數的情況下，按照所述指數進行計算，輸出第2計算結果，

所述運算電路還具備第3電路，

所述第3電路收取來自所述第2電路的所述相減值和所述第2計算結果，根據選擇信號來輸出所述相減值和所述第2計算結果中的某一方。

3.根據權利要求2所述的運算電路，其中，

在所述選擇信號表示所述指數為負數時，所述第3電路輸出所述相減值，在所述選擇信號表示所述指數為正數時，所述第3電路輸出所述第2計算結果。

4.根據權利要求1至3中的任意一項所述的運算電路，其中，

所述第1電路包括執行冪運算的冪運算器，

具備第6電路，該第6電路在所述冪運算的小數部的計算中使用尾數的低位比特的開平方運算結果為第1數值串這一情況，通過所述第1數值串與所述尾數的低位比特的相乘，計算所述冪運算的一部分。

5.根據權利要求1至3中的任意一項所述的運算電路，其中，

所述第1電路包括執行冪運算的冪運算器，

具備第7電路，該第7電路在所述冪運算的小數部的計算中使尾數的比特反轉，計算所述冪運算的一部分。

6.一種運算電路，進行sigmoid函數的運算，其中，

所述sigmoid函數包含2的冪運算，

所述運算電路具備：第1電路，根據輸入信號使2的冪運算的整數部中的數值串的1移位；以及第2電路，計算2的冪運算的小數部中的數值串。

7.根據權利要求6所述的運算電路，其中，

所述第1電路包括移位器，1被輸入到該移位器的第1輸入端子，所述輸入信號被輸入到該移位器的第2輸入端子，

所述第2電路包括對2的平方根進行開平方的運算器以及對所述運算器的輸出進行相乘的乘法器。

8.根據權利要求1至3、6以及7中的任意一項所述的運算電路，其中，

所述運算電路還具備第4電路，該第4電路在向所述sigmoid函數的輸入信號為第1值以上的情況下，作為所述sigmoid函數的輸出結果而輸出1。

9.根據權利要求1至3、6以及7中的任意一項所述的運算電路，其中，

所述運算電路還具備第5電路，該第5電路在向所述sigmoid函數的輸入信號為第2值以下的情況下，作為所述sigmoid函數的輸出結果而輸出0。