[發明專利]半導體結構的形成方法及半導體結構

有效

• 申請號: 202010123734.4
• 申請日: 2020-02-27
• 公開（公告）號: CN113314457B
• 公開（公告）日: 2023-04-18
• 發明（設計）人: 楊年旺;王玉塵
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/528;H10B12/00
• 代理公司: 上海盈盛知識產權代理事務所(普通合伙) 31294
• 代理人: 孫佳胤;陳麗麗

本發明涉及半導體制造技術領域，尤其涉及一種半導體結構的形成方法及半導體結構。所述半導體結構的形成方法包括如下步驟：形成互連層以及覆蓋于所述互連層表面的導電層；形成覆蓋所述導電層背離所述互連層表面的保護層；形成貫穿所述保護層和所述導電層的溝槽；填充介質層于所述溝槽內，并于所述介質層中形成空氣隙，所述空氣隙自所述導電層中的所述溝槽內延伸至所述保護層中的所述溝槽內。本發明一方面，減少甚至是避免了在所述導電層中出現削角和倒線的現象；另一方面，空氣隙高度的增大降低了金屬層發生裂縫的風險。

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種半導體結構的形成方法及半導體結構。

背景技術

動態隨機存儲器(Dynamic?Random?Access?Memory，DRAM)是計算機等電子設備中常用的半導體結構，其由多個存儲單元構成，每個存儲單元通常包括晶體管和電容器。所述晶體管的柵極與字線電連接、源極與位線電連接、漏極與電容器電連接，字線上的字線電壓能夠控制晶體管的開啟與關閉，從而通過位線能夠讀取存儲在電容器中的數據信息，或者將數據信息寫入到電容器中。

隨著DRAM等半導體結構的特征尺寸持續減小，后段金屬互連電阻電容(ResistorCapacitor，RC)延遲呈現顯著增加的趨勢。為了減少RC延遲，當前的主要做法是引入低介電常數的材料。然而，在刻蝕金屬形成溝槽以填充低介電常數的材料的過程中，經常會造成金屬削角和/或金屬倒線現象。另外，雖然在填充低介電常數材料的過程中形成空氣間隙有助于降低金屬互連線間的寄生電容，但是，當前形成的空氣隙高度較低，從而導致金屬發生裂縫的風險增大。

因此，如何減少金屬在刻蝕過程中出現削角和倒線的現象，同時降低金屬發生裂縫的風險，以改善半導體結構的性能，是當前亟待解決的技術問題。

發明內容

本發明提供一種半導體結構的形成方法及半導體結構，用于解決現有的半導體結構在形成金屬互連線時易出現金屬削角和倒線的問題，并降低金屬層發生裂縫的風險，改善半導體結構的性能。

為了解決上述問題，本發明提供了一種半導體結構的形成方法，包括如下步驟：

形成互連層以及覆蓋于所述互連層表面的導電層；

形成覆蓋所述導電層背離所述互連層表面的保護層；

形成貫穿所述保護層和所述導電層的溝槽；

填充介質層于所述溝槽內，并于所述介質層中形成空氣隙，所述空氣隙自所述導電層中的所述溝槽內延伸至所述保護層中的所述溝槽內。

可選的，所述互連層包括多個互連線以及位于相鄰所述互連線之間的隔離層；形成互連層以及覆蓋于所述互連層表面的導電層的具體步驟包括：

形成第一粘附層于所述互連層表面；

沉積金屬材料于所述第一粘附層背離所述互連層的表面，形成所述導電層。

可選的，形成覆蓋所述導電層背離所述互連層表面的保護層的具體步驟包括：

形成第二粘附層于所述導電層背離所述第一粘附層的表面；

沉積介電材料于所述第二粘附層表面，形成所述保護層。

可選的，沉積介電材料于所述第二粘附層表面的具體步驟包括：

采用等離子體增強化學氣相沉積工藝或高密度等離子體化學氣相沉積工藝沉積介電材料于所述第二粘附層表面。

可選的，所述保護層的材料為氧化物材料、氮化物材料、氮氧化物材料中的一種或者兩種以上的組合。

可選的，形成貫穿所述保護層和所述導電層的溝槽的具體步驟包括：