[發(fā)明專利]半導(dǎo)體器件及其制備方法在審
| 申請(qǐng)?zhí)枺?/td> | 202010123450.5 | 申請(qǐng)日: | 2020-02-27 |
| 公開(公告)號(hào): | CN113314400A | 公開(公告)日: | 2021-08-27 |
| 發(fā)明(設(shè)計(jì))人: | 高瑋 | 申請(qǐng)(專利權(quán))人: | 長鑫存儲(chǔ)技術(shù)有限公司 |
| 主分類號(hào): | H01L21/027 | 分類號(hào): | H01L21/027;H01L27/02;H01L27/108 |
| 代理公司: | 廣州華進(jìn)聯(lián)合專利商標(biāo)代理有限公司 44224 | 代理人: | 史治法 |
| 地址: | 230000 安徽省合肥市*** | 國省代碼: | 安徽;34 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 半導(dǎo)體器件 及其 制備 方法 | ||
本發(fā)明涉及一種半導(dǎo)體器件及其制備方法,半導(dǎo)體器件的制備方法包括:提供待刻蝕層;于待刻蝕層的表面形成圖形化的第一犧牲層,第一犧牲層包括暴露待刻蝕層的開口;于開口內(nèi)形成第二犧牲層,第二犧牲層與第一犧牲層包括接觸面;接觸面處的第一犧牲層與第二犧牲層反應(yīng)生成第三犧牲層;至少去除部分未反應(yīng)的第一犧牲層和第二犧牲層,以形成圖形化掩膜結(jié)構(gòu);基于圖形化掩膜結(jié)構(gòu)刻蝕待刻蝕層,以形成待刻蝕圖形。上述半導(dǎo)體器件的制備方法使得在器件特征尺寸相同的情況下,第一犧牲層的特征尺寸變大,而且為器件特征尺寸的進(jìn)一步縮小成為可能,還能提高器件的良率,提高生產(chǎn)效率,節(jié)約成本。
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域,特別是涉及一種半導(dǎo)體器件及其制備方法。
背景技術(shù)
DRAM(Dynamic Random Access Memory),即動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器芯片,是最為常見的內(nèi)存芯片。這些年來,DRAM持續(xù)向更小的外型尺寸發(fā)展,使得每個(gè)芯片可以封裝更多的電路。這樣增加了每單位面積容量,可以降低成本和增加功能,然而需要集成電路設(shè)計(jì)的最小線寬和間距的不斷縮小。但是,當(dāng)曝光線條的特征尺寸接近于曝光系統(tǒng)的理論分辨極限時(shí),硅片表面的成像就會(huì)發(fā)生嚴(yán)重的畸變,從而導(dǎo)致光刻圖形質(zhì)量的嚴(yán)重下降。
發(fā)明內(nèi)容
基于此,針對(duì)上述問題,本發(fā)明提供一種半導(dǎo)體器件及其制備方法。
本發(fā)明提供一種半導(dǎo)體器件的制備方法,包括:提供待刻蝕層;于所述待刻蝕層的表面形成圖形化的第一犧牲層,所述第一犧牲層包括暴露所述待刻蝕層的開口;于所述開口內(nèi)形成第二犧牲層,所述第二犧牲層與所述第一犧牲層包括接觸面;所述接觸面處的所述第一犧牲層與所述第二犧牲層反應(yīng)生成第三犧牲層;至少去除部分未反應(yīng)的所述第一犧牲層、未反應(yīng)的所述第二犧牲層及所述第三犧牲層三者中的至少一者,以形成圖形化掩膜結(jié)構(gòu);基于所述圖形化掩膜結(jié)構(gòu)刻蝕所述待刻蝕層,以形成待刻蝕圖形。
上述半導(dǎo)體器件的制備方法使得在器件特征尺寸相同的情況下,第一犧牲層的特征尺寸變大,而且為器件特征尺寸的進(jìn)一步縮小成為可能,還能提高器件的良率,提高生產(chǎn)效率,節(jié)約成本。
在其中一個(gè)實(shí)施例中,至少去除部分未反應(yīng)的所述第一犧牲層和所述第二犧牲層,以形成圖形化掩膜結(jié)構(gòu)。
在其中一個(gè)實(shí)施例中,去除未反應(yīng)的所述第一犧牲層及部分未反應(yīng)的所述第二犧牲層以形成所述圖形化掩膜結(jié)構(gòu)。
在其中一個(gè)實(shí)施例中,所述第一犧牲層含有中和劑,所述第二犧牲層含有光致堿產(chǎn)生劑。
在其中一個(gè)實(shí)施例中,所述第一犧牲層包括光刻膠或酚醛樹脂類化合物。
在其中一個(gè)實(shí)施例中,所述第二犧牲層包括光刻膠、聚烯丙胺混合物或含有聚合物樹脂的混合物。
在其中一個(gè)實(shí)施例中,對(duì)所述第一犧牲層和所述第二犧牲層進(jìn)行熱處理,以使所述接觸面處的所述第一犧牲層與所述第二犧牲層反應(yīng)生成所述第三犧牲層。
在其中一個(gè)實(shí)施例中,所述熱處理的時(shí)間介于30s~90s之間,所述熱處理的溫度介于50℃~150℃之間。
在其中一個(gè)實(shí)施例中,所述第一犧牲層包括若干第一犧牲層單元。
在其中一個(gè)實(shí)施例中,所述第一犧牲層單元俯視的形狀包括圓形、三角形或四邊形。
在其中一個(gè)實(shí)施例中,所述第一犧牲層單元包括柱狀結(jié)構(gòu),若干個(gè)所述第一犧牲單元呈多行多列陣列排布。
在其中一個(gè)實(shí)施例中,所述若干第一犧牲層單元連接接觸成若干條狀第一犧牲層。
在其中一個(gè)實(shí)施例中,所述若干第一犧牲層單元連接接觸成一體。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于長鑫存儲(chǔ)技術(shù)有限公司,未經(jīng)長鑫存儲(chǔ)技術(shù)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202010123450.5/2.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測(cè)試或測(cè)量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 一種數(shù)據(jù)庫讀寫分離的方法和裝置
- 一種手機(jī)動(dòng)漫人物及背景創(chuàng)作方法
- 一種通訊綜合測(cè)試終端的測(cè)試方法
- 一種服裝用人體測(cè)量基準(zhǔn)點(diǎn)的獲取方法
- 系統(tǒng)升級(jí)方法及裝置
- 用于虛擬和接口方法調(diào)用的裝置和方法
- 線程狀態(tài)監(jiān)控方法、裝置、計(jì)算機(jī)設(shè)備和存儲(chǔ)介質(zhì)
- 一種JAVA智能卡及其虛擬機(jī)組件優(yōu)化方法
- 檢測(cè)程序中方法耗時(shí)的方法、裝置及存儲(chǔ)介質(zhì)
- 函數(shù)的執(zhí)行方法、裝置、設(shè)備及存儲(chǔ)介質(zhì)





