[發明專利]半導體裝置及其控制方法

在審

• 申請號: 202010121349.6
• 申請日: 2020-02-26
• 公開（公告）號: CN112466356A
• 公開（公告）日: 2021-03-09
• 發明（設計）人: 辻伸広
• 申請（專利權）人: 鎧俠股份有限公司
• 主分類號: G11C7/22
• 分類號: G11C7/22;G11C16/26
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 張世俊

1.一種半導體裝置，其特征在于包括：

第1芯片，與被輸入來自主機裝置的信號的端子電連接；以及

第2芯片，與所述第1芯片電連接；且

所述第2芯片具有調整周期信號的占空比的第1工作調整電路，

所述第1芯片具有調整周期信號的占空比的第2工作調整電路，

所述第1工作調整電路在第1期間進行第1調整動作，所述第2工作調整電路在第2期間進行第2調整動作，所述第1期間與所述第2期間具有重疊的期間。

2.根據權利要求1所述的半導體裝置，其特征在于：

所述第2芯片具有：

數據端子；

選通端子；

第1輸出阻斷電路，非活性化所述數據端子；以及

第2輸出阻斷電路，非活性化所述選通端子；且

在所述第1輸出阻斷電路非活性化所述數據端子，且所述第2輸出阻斷電路非活性化所述選通端子的狀態下，所述第1工作調整電路進行所述第1調整動作，所述第2工作調整電路進行所述第2調整動作。

3.根據權利要求1所述的半導體裝置，其特征在于還包括與所述第1芯片電連接的第3芯片，

所述第3芯片具有：

第3工作調整電路；

數據端子；

選通端子；

第3輸出阻斷電路，非活性化所述數據端子；以及

第4輸出阻斷電路，非活性化所述選通端子；且

所述第2芯片經由第1通道與所述第1芯片電連接，

所述第3芯片經由第2通道與所述第1芯片電連接，

在所述第1輸出阻斷電路非活性化所述數據端子，且所述第2輸出阻斷電路非活性化所述選通端子的狀態下，所述第1工作調整電路進行所述第1調整動作，所述第2工作調整電路進行所述第2調整動作，

在所述第3輸出阻斷電路非活性化所述數據端子，且所述第4輸出阻斷電路非活性化所述選通端子的狀態下，由所述第3工作調整電路進行第3調整動作的第3期間不與所述第1期間重疊。

4.根據權利要求1所述的半導體裝置，其特征在于：

所述第1工作調整電路及所述第2工作調整電路分別調整所述第2芯片的讀取動作用的信號的工作周期，

所述第1芯片還具有第4工作調整電路，所述第4工作調整電路調整所述第2芯片的寫入動作用的信號的工作周期工作調整電路，

所述第4工作調整電路在第4期間進行第4調整動作，所述第1期間、所述第2期間與所述第4期間具有重疊的期間。

5.根據權利要求4所述的半導體裝置，其特征在于：

所述第2芯片具有：

數據端子；

選通端子；

第1輸出阻斷電路，非活性化所述數據端子；以及

第2輸出阻斷電路，非活性化所述選通端子；

所述第1芯片具有：

接口，與所述第2芯片電連接；以及

第5輸出阻斷電路，能夠將所述接口與所述第4工作調整電路電阻斷；且

在所述第1輸出阻斷電路非活性化所述數據端子，且所述第2輸出阻斷電路非活性化所述選通端子，并且所述第5輸出阻斷電路將所述接口與所述第4工作調整電路電阻斷的狀態下，所述第1工作調整電路進行所述第1調整動作，所述第2工作調整電路進行所述第2調整動作，所述第4工作調整電路進行所述第4調整動作。

6.一種半導體裝置，其特征在于包括：

第1芯片，與外部端子電連接；以及

第2芯片，與所述第1芯片電連接；且

所述第2芯片具有：

第1數據端子；

第1工作調整電路，進行第1選通信號的調整動作，并輸出在所述調整動作中經調整的第1選通信號；及

第1通知電路，在所述經調整的第1選通信號的輸出開始后且結束前，向所述第1數據端子輸出表示所述第1工作調整電路的調整動作的進行狀況的第1狀態信息；且

所述第1芯片具有與所述第1數據端子電連接的接口，

所述第1芯片經由所述外部端子輸出經由所述接口輸入的所述第1狀態信息。