[發明專利]柵極驅動電路和顯示面板

有效

• 申請號: 202010121162.6
• 申請日: 2020-02-26
• 公開（公告）號: CN111210757B
• 公開（公告）日: 2021-03-16
• 發明（設計）人: 薛炎;王憲
• 申請（專利權）人: 深圳市華星光電半導體顯示技術有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20
• 代理公司: 深圳紫藤知識產權代理有限公司 44570
• 代理人: 張曉薇

1.一種柵極驅動電路，其特征在于，包括：

邏輯尋址單元，與第一點連接，用于在空白時間段將第一點和第二點的電位拉高；

上拉控制單元，與所述邏輯尋址單元和所述第一點連接，用于在顯示時間段將所述第一點的電位拉高；

上拉單元，包括第一點、第二點和低頻控制信號源，所述上拉單元與所述上拉控制單元連接，用于將第一級傳信號、第一輸出信號和第二輸出信號的電位拉高；

第一下拉單元，與所述第一點連接，用于在空白時間段結束時將第一點的電位拉低；

第二下拉單元，與所述第一點連接，用于在顯示時間段將第一點的電位拉低；

第三下拉單元，與所述第二點連接，用于在顯示時間段將第二點的電位拉低；

第四下拉單元，與第三點連接，用于在顯示時間段開始時將第三點的電位拉低；

第一下拉維持單元，與所述第一點連接，用于維持所述第一點的低電位；

第二下拉維持單元，用于維持所述第一級傳信號、所述第一輸出信號、所述第二輸出信號的低電位；

反相器，連接在第一點和第三點之間，用于將第三點的電位與第一點反相。

2.如權利要求1所述的柵極驅動電路，其特征在于，所述邏輯尋址單元包括第二級傳信號端、第一信號輸入端、高電位輸入端、復位信號端、第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管和第一存儲電容，所述第一晶體管的柵極與所述第一信號輸入端連接，所述第一晶體管的第一電極與所述第二級傳信號端連接，所述第一晶體管的第二電極與所述第二晶體管的第一電極連接，所述第一晶體管的第二電極與所述第三晶體管的第二電極連接，所述第二晶體管的柵極與所述第一信號輸入端連接，所述第二晶體管的第二電極與所述第一存儲電容的第一極板連接，所述第三晶體管的第一電極與所述高電位輸入端連接，所述第三晶體管的柵極與所述第一存儲電容的第一極板連接，所述高電位輸入端與所述第一存儲電容的第二極板連接，所述第四晶體管的柵極與所述第一存儲電容的第一極板連接，所述第四晶體管的第一電極與所述高電位輸入端連接，所述第四晶體管的第二電極與所述第五晶體管的第一電極連接，所述第五晶體管的柵極與所述復位信號端連接，所述第五晶體管的第二電極與所述第一點連接。

3.如權利要求2所述的柵極驅動電路，其特征在于，所述上拉控制單元包括第二級傳信號端、第四點、第六晶體管、第七晶體管，所述第六晶體管的柵極和第一電極與所述第二級傳信號端連接，所述第六晶體管的第二電極連接至所述第四點，所述第七晶體管的柵極與所述第二級傳信號端連接，所述第七晶體管的第一電極連接至所述第四點，所述第七晶體管的第二電極連接至所述第一點。

4.如權利要求3所述的柵極驅動電路，其特征在于，還包括第一級傳信號端、第一信號輸出端和第二信號輸出端，所述上拉單元還包括第一時鐘信號端、第二時鐘信號端、所述第四點、第二存儲電容、第三存儲電容、第八晶體管、第九晶體管、第十晶體管、第十一晶體管、第十二晶體管，所述第八晶體管的柵極連接所述第一時鐘信號端，所述第八晶體管的第一電極連接所述第一點，所述第八晶體管的第二電極連接所述第九晶體管的柵極，所述第九晶體管的第一電極連接所述低頻控制信號源，所述第九晶體管的第二電極連接所述第一級傳信號端，所述第十晶體管的柵極連接所述第二點，所述第十晶體管的第一電極連接所述第一時鐘信號端，所述第十晶體管的第二電極連接所述第一信號輸出端，所述第十一晶體管的柵極連接所述第二點，所述第十一晶體管的第一電極連接所述第二時鐘信號端，所述第十一晶體管的第二電極連接所述第二信號輸出端，所述第十二晶體管的柵極連接所述第二點，所述第十二晶體管的第一電極連接所述第四點，所述第十二晶體管的第二電極連接所述第一信號輸出端，所述第二存儲電容的第一極板連接所述第二點，所述第二存儲電容的第二極板連接所述第一信號輸出端，所述第三存儲電容的第一極板連接所述第二點，所述第三存儲電容的第二極板連接所述第二信號輸出端。