[發明專利]薄膜覆晶封裝結構和其制作方法

有效

• 申請號: 202010117344.6
• 申請日: 2020-02-25
• 公開（公告）號: CN112992843B
• 公開（公告）日: 2022-09-13
• 發明（設計）人: 李岳陽;盧東寶;王恒生;呂良田
• 申請（專利權）人: 南茂科技股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/31;H01L21/50;H01L21/56;H01L21/60
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 羅英;劉芳

本發明提供一種薄膜覆晶封裝結構和其制作方法。薄膜覆晶封裝結構，包括可撓性線路基板、芯片、多個凸塊、鈍化金屬層與封裝膠體。可撓性線路基板包括可撓性基材、多個引腳與防焊層。引腳配置于可撓性基材上且自芯片設置區內向外延伸并相鄰排列。每一引腳包括位于芯片設置區內的內引腳。防焊層暴露出芯片設置區及內引腳。芯片通過凸塊與內引腳對應接合而與可撓性線路基板電性連接。鈍化金屬層覆蓋內引腳以及凸塊的裸露表面。封裝膠體覆蓋鈍化金屬層、內引腳以及凸塊。

技術領域

本發明涉及一種封裝結構和其制作方法，尤其涉及一種薄膜覆晶封裝結構和其制作方法。

背景技術

薄膜覆晶(Chip on Film,COF)封裝結構為常見驅動芯片的封裝型態。請參考圖4，一般來說，可撓性線路基板210上的銅引腳214的鍍錫層在熱壓接合時會與芯片220上的金凸塊230產生共晶現象而形成金錫共晶合金層240。然而，芯片220和可撓性線路基板210在材料制作過程中或封裝制程中極易發生例如水溶性鹵素離子等污染物殘留于表面的情況。在濕氣及溫度的影響下，因熱膨脹系數不匹配和污染物的因素，封裝膠體250與芯片220和/或可撓性線路基板210之間可能出現分層(delamination)D的現象。水溶性鹵素離子于分層間游離并與銅引腳214和/或金凸塊230產生電化學反應，使得銅離子和/或金離子解離。在電場的帶動下，銅離子和/或金離子產生遷移(migration)與擴散(diffusion)的現象，若持續遷移至相鄰銅引腳214和/或金凸塊230，則可能導致電性短路及功能異常的問題，進而使得整體封裝結構功能失效。此外，銅引腳214的銅流失A和/或金凸塊230的金流失B，也可能造成導體阻值上升等電性異常問題。因此，如何提升薄膜覆晶封裝結構的可靠度，已成為本領域重要課題。

發明內容

本發明是針對一種薄膜覆晶封裝結構，可阻絕金屬遷移與擴散現象，具有較佳地結構可靠度。

本發明還針對一種薄膜覆晶封裝結構的制作方法，用以制作上述薄膜覆晶封裝結構。

根據本發明的實施例，薄膜覆晶封裝結構包括可撓性線路基板、芯片、多個凸塊、鈍化金屬層與封裝膠體。可撓性線路基板包括可撓性基材、多個引腳與防焊層。可撓性基材具有芯片設置區。引腳配置于可撓性基材上且自芯片設置區內向外延伸并相鄰排列。每一引腳包括位于芯片設置區內的內引腳。防焊層配置于可撓性基材上且局部覆蓋引腳，其中防焊層暴露出芯片設置區及內引腳。芯片配置于可撓性線路基板上且具有主動表面。凸塊設置于芯片的主動表面上，其中芯片通過凸塊與內引腳對應接合而與可撓性線路基板電性連接。鈍化金屬層覆蓋內引腳以及凸塊的裸露表面。封裝膠體至少填充于芯片與可撓性線路基板之間，且覆蓋鈍化金屬層、內引腳以及凸塊。

在根據本發明的實施例的薄膜覆晶封裝結構中，鈍化金屬層的材質包括浸鍍錫(Immersion Tin；ImSn)、浸鍍銀(Immersion Silver；ImAg)、浸鍍金(Immersion Gold；ImAu)、化鎳浸金(Electroless Nickel Immersion Gold；ENIG)、化鎳鈀浸金(ElectrolessNickel Electroless Palladium Immersion Gold；ENEPIG)、無電鍍鎳(ElectrolessNickel)、無電鍍鈷(Electroless Cobalt)、無電鍍鎳鈀(Electroless NickelElectroless Palladium；ENEP)、無電鍍銅(Electroless Copper)、無電鍍金(ElectrolessGold)或上述材料的組合。

在根據本發明的實施例的薄膜覆晶封裝結構中，每一引腳的內引腳具有上表面、相對的二個側表面與端部側表面。每一凸塊具有頂面、相對的二個第一側壁與相對的二個第二側壁。

在根據本發明的實施例的薄膜覆晶封裝結構中，每一內引腳局部嵌入對應接合的凸塊。內引腳以及凸塊的裸露表面包括每一內引腳的上表面的局部、相對的二個側表面的局部與端部側表面以及每一凸塊的頂面的局部、相對的二個第一側壁與相對的二個第二側壁。