[發明專利]薄膜覆晶封裝結構和其制作方法

有效

• 申請號: 202010117344.6
• 申請日: 2020-02-25
• 公開（公告）號: CN112992843B
• 公開（公告）日: 2022-09-13
• 發明（設計）人: 李岳陽;盧東寶;王恒生;呂良田
• 申請（專利權）人: 南茂科技股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/31;H01L21/50;H01L21/56;H01L21/60
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 羅英;劉芳

1.一種薄膜覆晶封裝結構，其特征在于，包括：

可撓性線路基板，包括可撓性基材、多個引腳與防焊層，所述可撓性基材具有芯片設置區，所述多個引腳配置于所述可撓性基材上且自所述芯片設置區內向外延伸并相鄰排列，各所述引腳包括位于所述芯片設置區內的內引腳，所述防焊層配置于所述可撓性基材上且局部覆蓋所述多個引腳，其中所述防焊層暴露出所述芯片設置區及各所述引腳的所述內引腳；

芯片，配置于所述可撓性線路基板上，且具有主動表面；

多個凸塊，設置于所述芯片的所述主動表面上，其中所述芯片通過所述多個凸塊與各所述引腳的所述內引腳對應接合而與所述可撓性線路基板電性連接；

鈍化金屬層，覆蓋各所述引腳的所述內引腳以及所述多個凸塊的裸露表面；以及

封裝膠體，至少填充于所述芯片與所述可撓性線路基板之間，且覆蓋所述鈍化金屬層、各所述引腳的所述內引腳以及所述多個凸塊，

其中各所述引腳的所述內引腳具有上表面、相對的二個側表面與端部側表面，各所述凸塊具有頂面、相對的二個第一側壁與相對的二個第二側壁，各所述內引腳局部嵌入對應接合的所述凸塊，各所述引腳的所述內引腳以及所述多個凸塊的裸露表面包括各所述內引腳的所述上表面的局部、所述相對的二個側表面的局部與所述端部側表面以及各所述凸塊的所述頂面的局部、所述相對的二個第一側壁與所述相對的二個第二側壁。

2.根據權利要求1所述的薄膜覆晶封裝結構，其特征在于，所述鈍化金屬層的材質包括浸鍍錫、浸鍍銀、浸鍍金、化鎳浸金、化鎳鈀浸金、無電鍍鎳、無電鍍鈷、無電鍍鎳鈀、無電鍍銅、無電鍍金或上述材料的組合。

3.根據權利要求1所述的薄膜覆晶封裝結構，其特征在于，所述鈍化金屬層的厚度介于0.1微米至0.3微米之間。

4.一種薄膜覆晶封裝結構的制作方法，其特征在于，包括：

提供芯片與可撓性線路基板，所述芯片的主動表面上設置有多個凸塊，而所述可撓性線路基板包括可撓性基材、多個引腳與防焊層，所述可撓性基材具有芯片設置區，所述多個引腳配置于所述可撓性基材上且自所述芯片設置區內向外延伸并相鄰排列，各所述引腳包括位于所述芯片設置區內的內引腳，所述防焊層配置于所述可撓性基材上且局部覆蓋所述多個引腳，其中所述防焊層暴露出所述芯片設置區及各所述引腳的所述內引腳，各所述引腳的所述內引腳具有上表面、相對的二個側表面與端部側表面，各所述凸塊具有頂面、相對的二個第一側壁與相對的二個第二側壁；

進行接合程序，以使所述芯片通過所述多個凸塊與各所述引腳的所述內引腳對應接合而與所述可撓性線路基板電性連接，其中各所述內引腳局部嵌入對應接合的所述凸塊，各所述引腳的所述內引腳以及所述多個凸塊的裸露表面包括各所述內引腳的所述上表面的局部、所述相對的二個側表面的局部與所述端部側表面以及各所述凸塊的所述頂面的局部、所述相對的二個第一側壁與所述相對的二個第二側壁；

進行表面處理程序，以形成鈍化金屬層，覆蓋各所述引腳的所述內引腳以及所述多個凸塊的裸露表面；以及

進行點膠程序，以填充封裝膠體于所述芯片與所述可撓性線路基板之間，其中所述封裝膠體覆蓋所述鈍化金屬層、各所述引腳的所述內引腳以及所述多個凸塊。

5.根據權利要求4所述的薄膜覆晶封裝結構的制作方法，其特征在于，所述接合程序包括熱壓接合程序、超音波接合程序或熱音波接合程序。

6.根據權利要求4所述的薄膜覆晶封裝結構的制作方法，其特征在于，所述表面處理程序包括無電電鍍程序或浸泡反應程序。

7.根據權利要求4所述的薄膜覆晶封裝結構的制作方法，其特征在于，所述鈍化金屬層的材質包括浸鍍錫、浸鍍銀、浸鍍金、化鎳浸金、化鎳鈀浸金、無電鍍鎳、無電鍍鈷、無電鍍鎳鈀、無電鍍銅、無電鍍金或上述材料的組合。

8.根據權利要求4所述的薄膜覆晶封裝結構的制作方法，其特征在于，所述鈍化金屬層的厚度介于0.1微米至0.3微米之間。