[發明專利]動態電壓供應電路及包括其的非易失性存儲器件

在審

• 申請號: 202010116934.7
• 申請日: 2020-02-25
• 公開（公告）號: CN111798885A
• 公開（公告）日: 2020-10-20
• 發明（設計）人: 宋賢旻
• 申請（專利權）人: 愛思開海力士系統集成電路有限公司
• 主分類號: G11C5/14
• 分類號: G11C5/14;G11C7/12
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 許偉群;阮愛青

1.一種動態電壓供應電路，其包括：

電壓放大/輸出電路，其被配置為接收第一時鐘信號和第二時鐘信號，以在所述第一時鐘信號具有低電平時生成大于供電電壓的動態供電電壓；以及

動態電壓輸出電路，其被配置為在所述第一時鐘信號具有低電平時輸出所述動態供電電壓，并且被配置為在所述第一時鐘信號具有高電平時輸出接地電壓。

2.根據權利要求1所述的動態電壓供應電路，其中，所述電壓放大/輸出電路包括：

第一電容器，其耦接在所述第一時鐘信號的供應線與第一節點之間；

第二電容器，其耦接在所述第二時鐘信號的供應線與第二節點之間；

第一NMOS晶體管，其具有耦接至所述第二節點的柵極、耦接至供電電壓端子的漏極以及耦接至所述第一節點的源極；以及

第二NMOS晶體管，其具有耦接至所述第一節點的柵極、耦接至所述供電電壓端子的漏極以及耦接至所述第二節點的源極。

3.根據權利要求2所述的動態電壓供應電路，其中，所述第一時鐘信號的高電平時段與所述第二時鐘信號的高電平時段不重疊。

4.根據權利要求3所述的動態電壓供應電路，其中，所述第一時鐘信號的高電平時段和所述第二時鐘信號的高電平時段交替生成。

5.根據權利要求2所述的動態電壓供應電路，其中，所述動態電壓輸出電路包括：

第一PMOS晶體管，其具有耦接至所述第一時鐘信號的供應線的柵極、耦接至所述動態供電電壓的輸出線的漏極以及耦接至所述第二節點的源極；以及

第三NMOS晶體管，其具有耦接至所述第一時鐘信號的供應線的柵極、耦接至所述動態供電電壓的輸出線的漏極以及耦接至接地電壓端子的源極。

6.根據權利要求2所述的動態電壓供應電路，其中，所述動態電壓輸出電路包括：

第一PMOS晶體管，其具有耦接至所述第二時鐘信號的供應線的柵極、耦接至所述動態供電電壓的輸出線的漏極以及耦接至所述第一節點的源極；以及

第三NMOS晶體管，其具有耦接至所述第二時鐘信號的供應線的柵極、耦接至所述動態供電電壓的輸出線的漏極以及耦接至接地電壓端子的源極。

7.一種非易失性存儲器件，其包括：

動態電壓供應電路，其被配置為包括電壓放大/輸出電路和動態電壓輸出電路，其中，所述電壓放大/輸出電路接收第一時鐘信號和第二時鐘信號，以在所述第一時鐘信號具有低電平時生成大于供電電壓的動態供電電壓，以及其中，所述動態電壓輸出電路在所述第一時鐘信號具有低電平時輸出所述動態供電電壓，而在所述第一時鐘信號具有高電平時輸出接地電壓。

非易失性存儲單元，其耦接在連接至具有所述動態供電電壓的動態電壓供應線的位線與接地電壓端子之間；以及

感測放大電路，其被配置為響應于在所述位線處誘發的位線電壓而選擇性地輸出所述動態供電電壓和接地電壓中的任意一個。

8.根據權利要求7所述的非易失性存儲器件，其中，所述電壓放大/輸出電路包括：

第一電容器，其耦接在所述第一時鐘信號的供應線與第一節點之間；

第二電容器，其耦接在所述第二時鐘信號的供應線與第二節點之間；

第一NMOS晶體管，其具有耦接至所述第二節點的柵極、耦接至供電電壓端子的漏極以及耦接至所述第一節點的源極；以及

第二NMOS晶體管，其具有耦接至所述第一節點的柵極、耦接至所述供電電壓端子的漏極以及耦接至所述第二節點的源極。

9.根據權利要求8所述的非易失性存儲器件，其中，所述第一時鐘信號的高電平時段與所述第二時鐘信號的高電平時段不重疊。

10.根據權利要求9所述的非易失性存儲器件，其中，所述第一時鐘信號的高電平時段和所述第二時鐘信號的高電平時段交替生成。