[發明專利]半導體器件及其制備方法

在審

• 申請號: 202010116555.8
• 申請日: 2020-02-25
• 公開（公告）號: CN113380885A
• 公開（公告）日: 2021-09-10
• 發明（設計）人: 穆克軍
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/417;H01L21/336
• 代理公司: 廣州華進聯合專利商標代理有限公司 44224
• 代理人: 汪潔麗

本申請涉及一種半導體器件及其制備方法，該半導體器件包括摻雜區，摻雜區內形成源區和/或漏區，摻雜區具有第一導電類型，源區和/或漏區具有第二導電類型；墊高層形成于源區和/或漏區上并與源區和/或漏區接觸，墊高層具有第二導電類型；層間介質層形成于摻雜區和墊高層上；電極穿透介質層并延伸至墊高層內部以與墊高層電連接。本申請通過在源區和/或漏區上增加墊高層，在開設接觸孔的刻蝕過程中，即使刻蝕工藝精度不高，也可以減小接觸孔過于接近耗盡層而導致結漏電。

技術領域

本發明涉及半導體領域，尤其涉及一種半導體器件及其制備方法。

背景技術

在制備半導體器件時，會在具有第一導電類型的摻雜區形成具有第二導電類型的源區和漏區，當源區和漏區之間的摻雜區形成反型層時，便能形成電流通路。在常規的工藝制程中，電極穿透介質層并延伸至源區和漏區內以與源區和漏區接觸。然而，在對半導體器件進行電性性能測試時，半導體器件的漏電現象比較明顯，而漏電較大將會導致器件功耗較大，從而影響器件的穩定性和使用壽命。

發明內容

基于此，針對上述半導體器件漏電較大的問題，本申請提出一種半導體器件及其制備方法。

為解決上述技術問題，本申請提出的第一種技術方案為：

一種半導體器件制備方法，包括：

在摻雜區的表層形成源區和/或漏區，所述摻雜區具有第一導電類型，所述源區和/或漏區具有第二導電類型；

在所述摻雜區上形成第一介質層，所述第一介質層開設有暴露出所述源區和/或漏區的窗口；

通過所述窗口形成與所述源區和/或漏區接觸的墊高層，所述墊高層具有第二導電類型；

在所述第一介質層和所述墊高層上形成第二介質層，所述第二介質層開設有穿透所述第二介質層并延伸至所述墊高層內部的接觸孔；

在所述接觸孔內填充電極材料，形成與所述墊高層接觸的電極。

在其中一個實施例中，所述墊高層的材質為多晶硅，所述墊高層的摻雜濃度大于所述源區和/或漏區的摻雜濃度。

在其中一個實施例中，通過所述窗口形成與所述源區和/或漏區接觸的墊高層，包括：

沉積多晶硅，所述多晶硅填充所述窗口并覆蓋所述窗口以外的區域；

回刻所述多晶硅，去除所述窗口以外區域的多晶硅和所述窗口頂部的多晶硅，保留所述窗口底部的多晶硅，形成所述墊高層。

在其中一個實施例中，在沉積多晶硅期間，對多晶硅進行摻雜，使所沉積的多晶硅具有第二導電類型。

在其中一個實施例中，在保留所述窗口底部的多晶硅后，對所保留的多晶硅進行摻雜，形成具有第二導電類型的墊高層。

在其中一個實施例中，在所述接觸孔內填充導電材料之前，還包括：

通過所述接觸孔在所述墊高層所暴露的表面形成金屬硅化物。

在其中一個實施例中，所述第一介質層和所述第二介質層均為二氧化硅。

在其中一個實施例中，所述半導體器件為動態隨機存取存儲器。

為解決上述技術問題，本申請提出的第二種技術方案為：

一種半導體器件，包括：

摻雜區，所述摻雜區的表層形成有源區和/或漏區，所述摻雜區具有第一導電類型，所述源區和/或漏區具有第二導電類型；

墊高層，形成于所述源區和/或漏區上并與所述源區和/或漏區接觸，所述墊高層具有第二導電類型；

介質層，形成于所述摻雜區和所述墊高層上；