[發明專利]一種能夠增強背景一致性的電路

有效

• 申請號: 202010114848.2
• 申請日: 2020-02-25
• 公開（公告）號: CN111262572B
• 公開（公告）日: 2023-04-07
• 發明（設計）人: 肖建輝
• 申請（專利權）人: 成都高邁微電子有限公司
• 主分類號: H03K19/0175
• 分類號: H03K19/0175
• 代理公司: 成都虹盛匯泉專利代理有限公司 51268
• 代理人: 劉冬靜

本發明公開了一種能夠增強背景一致性的電路，包括列選通信號電路、傳感器采集器件、行選通信號電路、采集電路、第一PMOS上拉管、第一NMOS下拉管、第二PMOS上拉管和第二NMOS下拉管；列選通信號電路分別與采集電路、第一PMOS上拉管和第一NMOS下拉管相連；行選通信號電路分別連接與采集電路、第二PMOS上拉管和第二NMOS下拉管；采集電路與傳感器采集器件相連，列選通信號電路和行選通信號電路均與與門電路相連接。本發明把的電路結構每個點采用信號隔斷，讓未選中的點內部信號無變化，只有選中的點內部信號才翻轉，使得整個陣列的信號串擾小，陣列整體信號波動少，能夠極大的提高電路的背景一致性。

技術領域

本發明涉及一種集成電路結構，特別涉及一種能夠增強背景一致性的電路。

背景技術

陣列式的采集電路或者成像電路現在廣泛被應用在圖像傳感器、紅外夜視傳感器及指紋傳感器等領域。這些傳感器電路結構上的特點是含有單個的電路單元，然后由這些單個的電路單元組成矩陣或者陣列。然后由此陣列進行信號采集或者成像。這些陣列一般是通過掃描的方式分時采集，在采集的時候通過行和列的組合進行控制，這樣導致的問題就是很多陣列上的點和選中點之間形成串擾，讓各個點在采集相同信號的時候得到的結果并不一致。

如圖1所示為現有技術中常用的傳感器陣列圖。其中10為SENSOR，表示傳感器采集器件，采集器件有可能是光收集器件，電阻，電容或者其他敏感信號的收集器件，有可能是MEMS制作的器件，也可能是常規半導體制作工藝制作的器件。標號11、12的VBRCOL0和VBRROW0分別代表控制信號。標號13的為采集電路，采集電路有可能是運放，比較器或者其他信號采集電路。11、12控制13采集電路的工作狀態，這些信號有可能是不變的電壓或者電流信號，也有可能是具有時序信息的變化信號。14為采集單元的輸出，15的參考電壓或者其他參考源。

圖2是PRE?ART的陣列示意圖。20為采集單元電路，21為位列控制電路，主要功能為通過列選信號控制列輸出信號；22為行選信號控制電路，主要功能為通過行選控制信號控制行輸出信號。23為列選控制電路輸出信號，有可能是固定信號，也有可能是時序變化的信號。24為行選控制電路輸出信號，有可能是固定信號，也有可能是時序變化的信號。25為整個采集陣列，在本示例中，陣列大小為7X7，實際的陣列可能為100x2、160X160或者720x540等尺寸，包含并不限于這些尺寸。當列選控制信號有效是，例如，第一列有效，列選控制得輸出信號就會輸出到第一列的采集單元，讓采集單元的工作狀態發生變化。一般的，同時只會選中一個點或者多個點。這個時候，只有設計中行列同時有效的點電路才會正確的工作。行控制信號24對應的選通行的其他采集單元或者列控制信號23對應的列的其他采集單元都不正常工作，只有有信號送達。這就導致了不論怎么選擇，都有一行一列的點(排除行列同時選中的點)收到了信號，但是本身缺不工作。這會導致以下幾個問題：(1)行控制輸出信號或者列控制輸出信號本身的負載加重，越大的陣列負載越重。(2)行控制輸出信號或者列控制輸出信號建立時間加長。隨著負載加重，23、24信號本身會有一個建立時間，負載越重，建立時間越長，這個時間可能遠遠大于采集單元本身的采集時間。(3)采集信號輸出電壓穩定時間長。由于行控制輸出信號或者列控制輸出信號建立時間加長，電路在采集的時候可能還沒有建立完成，信號就輸出了，這樣的輸出信號是不準確的，甚至在高速采集的時候是不正確的，導致比較嚴重的采集信號不一致。

發明內容

本發明的目的在于克服現有技術的不足，提供一種每個點在電路結構處理的時候采用信號隔斷，讓未選中的點內部信號無變化，只有選中的點內部信號才翻轉，使得整個陣列的信號串擾小，陣列整體信號波動少的能夠增強背景一致性的電路。

本發明的目的是通過以下技術方案來實現的：一種能夠增強背景一致性的電路，其特征在于，包括列選通信號電路、傳感器采集器件、行選通信號電路、采集電路、第一PMOS上拉管、第一NMOS下拉管38、第二PMOS上拉管和第二NMOS下拉管；