[發(fā)明專利]一種能夠增強(qiáng)背景一致性的電路

有效

• 申請?zhí)枺?/td>: 202010114848.2
• 申請日: 2020-02-25
• 公開（公告）號: CN111262572B
• 公開（公告）日: 2023-04-07
• 發(fā)明（設(shè)計）人: 肖建輝
• 申請（專利權(quán)）人: 成都高邁微電子有限公司
• 主分類號: H03K19/0175
• 分類號: H03K19/0175
• 代理公司: 成都虹盛匯泉專利代理有限公司 51268
• 代理人: 劉冬靜

1.一種能夠增強(qiáng)背景一致性的電路，其特征在于，包括列選通信號電路(30)、傳感器采集器件(32)、行選通信號電路(33)、采集電路(35)、第一PMOS上拉管(37)、第一NMOS下拉管(38)、第二PMOS上拉管(39)和第二NMOS下拉管(40)；

列選通信號電路(30)分別與采集電路(35)、第一PMOS上拉管(37)和第一NMOS下拉管(38)相連；行選通信號電路(33)分別連接與采集電路(35)、第二PMOS上拉管(39)和第二NMOS下拉管(40)；采集電路(35)與傳感器采集器件(32)相連，列選通信號電路(30)和行選通信號電路(33)均與與門電路(41)相連接；所述列選通信號電路(30)包括串聯(lián)的第一非門電路和第二非門電路、第一TG傳輸門電路，第二非門電路的輸出端分別與第一PMOS上拉管(37)的柵極和第一TG傳輸門的一個輸入端相連；第一TG傳輸門的另一個輸入端連接VBCOL輸入信號，第一TG傳輸門輸出端輸出的VBRCOL0信號(31)與采集電路(35)的一個信號輸入端相連；第一PMOS上拉管(37)的源極與第一NMOS下拉管(38)的漏極相連，第一PMOS上拉管(37)的源極與第一NMOS下拉管(38)的漏極均與第一TG傳輸門輸出端輸出的VBRCOL0信號(31)相連；第一PMOS上拉管(37)的漏極接地，第一NMOS下拉管(38)的柵極與第一非門電路的輸出端相連接，第一NMOS下拉管(38)的源極接地；

所述行選通信號電路(33)包括串聯(lián)的第三非門電路和第四非門電路、第二TG傳輸門電路，第四非門電路的輸出端分別與第二PMOS上拉管(39)的柵極和第二TG傳輸門的一個輸入端相連；第二TG傳輸門的另一個輸入端連接VBROW輸入信號，第二TG傳輸門輸出端輸出的VBROW0信號(34)與采集電路(35)的另一個信號輸入端相連；第二PMOS上拉管(39)的源極與第二NMOS下拉管(40)的漏極連接，第二PMOS上拉管(39)的源極與第二NMOS下拉管(40)的漏極均與第二TG傳輸門輸出端輸出的VBROW0信號(34)相連；第二PMOS上拉管(39)的漏極接地，第二NMOS下拉管(40)的柵極與第三非門電路的輸出端相連，第二NMOS下拉管(40)的源極接地；

所述第一非門電路和第三非門電路的輸入端均與與門電路(41)的輸出端相連，與門電路(41)的兩個輸入端分別連接COL和ROW輸入信號。

2.根據(jù)權(quán)利要求1所述的一種能夠增強(qiáng)背景一致性的電路，其特征在于，所述第一PMOS上拉管(37)用于在列選通信號電路(30)沒有選通的時候把第一TG傳輸門輸出的VBRCOL0上拉到電源電壓，第一NMOS下拉管(38)用于在沒有選通的時候把第一TG傳輸門輸出的VBRCOL0下拉到地電位。

3.根據(jù)權(quán)利要求1所述的一種能夠增強(qiáng)背景一致性的電路，其特征在于，所述第二PMOS上拉管(39)用于在行選通信號電路(33)沒有選通的時候把第二TG傳輸門輸出的VBROW0上拉到電源電壓，第二NMOS下拉管(40)用于在沒有選通的時候把第二TG傳輸門輸出的VBROW0信號下拉到地電位。

4.根據(jù)權(quán)利要求1所述的一種能夠增強(qiáng)背景一致性的電路，其特征在于，所述采集電路(35)的VIN信號輸入端與傳感器采集器件(32)相連。