[發明專利]一種耐沖擊晶片電阻器及其制作方法

在審

• 申請號: 202010113307.8
• 申請日: 2020-02-24
• 公開（公告）號: CN111192733A
• 公開（公告）日: 2020-05-22
• 發明（設計）人: 陳智高;蔡東謀;簡高柏
• 申請（專利權）人: 國巨電子（中國）有限公司
• 主分類號: H01C17/00
• 分類號: H01C17/00;H01C17/22;H01C17/28;H01C7/00
• 代理公司: 蘇州簡理知識產權代理有限公司 32371
• 代理人: 楊瑞玲;朱亦倩

本發明公開了一種耐沖擊晶片電阻器及其制作方法，所述制作方法首先要燒結一片試驗電阻器，再將所述試驗電阻器劃分為九份，用阻值測量儀分別測量該九份中每一份的阻值，得到電阻器阻值與電極跨距的數值關系；再根據數值關系計算目標電阻所需的電極跨距，得到電極跨距L；再根據電極跨距L，制作獲得對應的印刷網版；再使用印刷網版在基板上印刷電極，將電阻層貼敷在所述電極上，獲得初步成型的電阻器；將保護層涂覆在所述初步成型的電阻器的外表面，獲得成型的晶片電阻器。本發明所述制作方法不需激光修整精度，且只需印一層電阻層，其提高了電阻器的耐沖擊性和生產效率。

技術領域

本發明涉及電阻器領域，尤其涉及一種耐沖擊晶片電阻器及其制作方法。

背景技術

隨著工業和消費類電子產品市場對電子設備小型化、高性能、高可靠性、安全性和電磁兼容性的需求，對電子電路性能不斷地提出新的要求，片式元件進一步向小型化、多層化、大容量化、耐高壓、集成化和高性能化方向發展。

現有技術制作的電阻器因需要經過激光的切割來修整阻值精度，因此其耐沖擊的能力較為不足，在脈沖較大的電路中其風險相對較高；同時，因晶片電阻器在加工的過程中需要經過激光修整阻值精度，所以坯料的生產周期加長，加工效率不高；進一步的，因加工電阻器的電阻層時會加印一層電阻料，其坯料的加工時間又進一步的拉長。

因此，亟需提出一種新的技術方案來解決上述問題，給市場提供一種既能高效生產又具有較優良的耐沖擊性能的晶片電阻器。

發明內容

本發明的目的是解決現有技術中存在的問題，給市場提供一種耐沖擊晶片電阻器的制作方法。

為達到上述目的，本發明采用的技術方案是：

一種耐沖擊晶片電阻器的制作方法，包括如下步驟：

S1：燒結一片試驗電阻器，將所述試驗電阻器劃分為九個區域，用阻值測量儀分別測量每個區域的阻值，獲得九個阻值，根據該九個阻值得到電阻器阻值與電極跨距的數值關系；

S2：根據步驟S1得到的數值關系，計算目標電阻所需的電極跨距，得到電極跨距L；

S3：根據步驟S2獲得的電極跨距L，制作獲得對應的印刷網版；

S4：使用步驟S3獲得的印刷網版在基板上印刷電極，將電阻層貼敷在所述電極上，獲得初步成型的電阻器；

S5：將保護層涂覆在所述初步成型的電阻器的外表面，獲得成型的晶片電阻器。

上述技術方案進一步的，對于步驟S1，所述試驗電阻器包括基板、電極和電阻層，

進一步的，所述基板具有上表面，該上表面為長方形，所述電極貼覆在該上表面上，所述電極包括第一電極和第二電極，所述第一電極和第二電極分別沿所述上表面的長邊方向分布；

進一步的，所述電阻層為片狀長條，該片狀長條沿其長邊方向的兩端分別搭接在所述第一電極和第二電極上。

進一步的，所述第一電極和第二電極相對設置，且第一電極和第二電極之間具有間隙，

進一步的，所述第一電極和第二電極分別靠近所述上表面的短邊；

進一步的，所述電阻層覆蓋在所述第一電極、間隙和第二電極的上方。

進一步的，對于步驟S1，所述試驗電阻器被劃分為九宮格，根據電阻阻值與電阻長度成正比的原理計算電阻器阻值與電極跨距的數值關系；

進一步的，所述電極跨距是所述第一電極與第二電極之間的間隙的長度。

進一步的，對于步驟S3，若將電極跨距自L減小或增大至L1，則第一電極和第二電極分別增大或減小|L-L1|/2。